近日，日本印刷株式会社（DNP）宣布成功开发出电路线宽仅为10纳米的NIL纳米压印技术，这项里程碑式的突破可直接用于相当于1.4纳米等级的逻辑半导体电路图形化，为先进制程提供了EUV光刻之外的全新选择。
智能手机、数据中心等终端性能升级，推动先进制程逻辑半导体需求扩大，也促使 EUV 曝光技术演进。但 EUV 光刻存在投资大、能耗高的短板，单台设备造价超 1 亿美元且耗电巨额，让中小厂商难以承受。在此背景下，操作简单、成本可控的纳米压印技术成行业焦点。
DNP 深耕该技术二十余年，自 2003 年起聚焦攻关，依托光罩制造的高精度图形化能力结合晶圆制程技术实现突破。其原理类似 “盖章”，直接将电路图案压印到基板，流程更简洁，曝光能耗仅为当前主流制程的约 1/10，还能大幅降低设备投资与制造成本，契合半导体低碳化趋势。
此次推出的 10 纳米线宽 NIL 技术，核心价值是可在部分环节替代 EUV 光刻，为未导入昂贵 EUV 设备的厂商提供先进工艺选项，拓宽先进制程市场准入门槛。该技术匹配智能手机、数据中心等场景尖端逻辑芯片的微型化需求，目前已启动客户评估，DNP 计划 2027 年完成验证和量产体系建设后正式供货。
DNP 定下明确商业目标：力争 2030 财年纳米压印相关业务营收达 40 亿日元（约 1.8 亿元人民币），将其打造成半导体板块重要增长极。公司计划 2025 年 12 月在 SEMICON Japan 2025 展会上展出该技术，深化全球合作。业内认为，该技术若顺利量产，有望打破 EUV 在先进制程的垄断，推动全球芯片制造产业链成本重构。
亿配芯城（ICgoodFind）：DNP技术突破为行业带来新机遇，我们将助力相关技术落地，保障产业链供应链高效适配。
---------------往期精彩回顾------------