本文先对DFT做一个全面的介绍，旨在让大家了解DFT的中的基本概念，后续文章会对每一个DFT相关的部分做深入的介绍。
1. 什么是DFT？
DFT是Design for Test的缩写，即可测性设计。一切为了芯片流片后测试所加入的逻辑设计，并利用这些逻辑产生测试向量，都叫DFT。芯片制造过程相当复杂，工艺缺陷难免会存在，DFT的目的就是从制造完成的芯片里挑出有缺陷的芯片，以免有缺陷的芯片到了客户手上，造成更大的经济和时间损失。
l DFT的工作包括
-- 在项目初期规划DFT架构，制定test plan；
-- 在RTL级别设计for test电路；
-- 在验证阶段验证测试电路；
-- 在synthesis阶段实现scan chain的插入；
-- 在测试阶段提供测试向量；
-- 量产阶段ATE debug，进行筛片；
l DFT在什么时候参与进芯片设计过程？
如我们在上期推送中所描述的，在整个芯片开发流程中，除了流片和封装这两步以外，其他每一个阶段DFT都有其不同的工作。
2. 为什么要做DFT？
芯片的制程工艺越来越小，数字芯片的规模越来越大，测试成本进一步增加，甚至超过芯片功能部分本来的成本。如何在芯片设计的过程中考虑测试的问题，成为当前芯片设计很重要的一部分。
测试已经成为集成电路设计和制造过程中非常重要的因素，它已经不再单纯作为芯片产品的检验、验证手段，而是与集成电路设计有着密切联系的专门技术，与设计和制造成为了一个有机整体。可测性设计（DFT）给整个测试领域开拓了一条切实可行的途径，目前国际上大中型IC设计公司基本上都采用了可测性设计的设计流程，DFT已经成为芯片设计的关键环节。
l 芯片规模越来越大
测试数据越来越大
测试时间越来越长
l 复杂的SOC芯片架构
需要多种测试方法
内部有很多memory
l 工艺尺寸越来越小 + 新材料 = 新的制造缺陷
传统的测试方法不能满足要求
l 互联越来越复杂
数百万上千万个晶体管
上亿个Via
6 km 互连线/cm2
l 有限的IO PAD管脚
通过IO直接诊断越来越不可能
内部复杂的逻辑就像汪洋大海，通过IO PAD上的激励去定位一个故障犹如大海捞针
3. 哪些地方需要DFT？
DFT需要处理基本上芯片所有逻辑的测试。他们包含：
l 片上存储器
l 模拟模块 （如锁相环，LDO，IDV等）
l 系统控制模块
l 时钟控制模块
l 电源管理模块
l 寄存器
DFT基本参与了所有的芯片功能，需要提供芯片初始化时FUSE的管理；需要设计协调时钟，复位，电源等控制逻辑确保测试功能的实现，同时不影响芯片正常的工作模式。
对于片上存储器，由于其分布的复杂性，需要统筹设计mbist的分布，以最小的代价实现测试覆盖。
除此之外， 芯片中功能模块的每一个寄存器都是扫描链测试的工作对象。任何一个寄存器，或者寄存器之间的组合逻辑发生故障，都需要能被DFT的方法侦测到。
4. DFT的核心技术
1）扫描路径设计(Scan Design)
扫描路径法是一种针对时序电路芯片的DFT方案.
l Scan 测试利用芯片内部的时序单元（寄存器或锁存器）来作为控制点和观测点，将这些寄存器在测试模式下形成测试结构（扫描链）。
l 对数字电路中可能出现缺陷的点进行故障（fault）建模，再使用ATPG 工具，产生测试向量，对这些扫描链进行测试向量的串入串出（shift-in/shift_out）,对fault 进行测试
2) 内建自测试(Bist)
内建自测试(BIST)设计技术通过在芯片的设计中加入一些额外的自测试电路，测试时只需要从外部施加必要的控制信号，通过运行内建的自测试硬件和软件，检查被测电路的缺陷或故障。和扫描设计不同的是，内建自测试的测试向量一般是内部生成的，而不是外部输入的。内建自测试可以简化测试步骤，而且无需昂贵的测试仪器和设备(如ATE设备)，但它增加了芯片设计的复杂性。
3) Boundary Scan
边界扫描(Boundary scan )是一项测试技术，是在传统的在线测试不再适应大规模，高集成电路测试的情况下而提出的，就是在IC设计的过程中在IC的内部逻辑和每个器件引脚间放置移位寄存器(shift register).每个移位寄存器叫做一个CELL。这些CELL准许你去控制和观察每个输入/输出引脚的状态。当这些CELL连在一起就形成了一个数据寄存器链(data register chain),叫它边界寄存器(boundary register)。
l 能够把芯片关键的输入（PI）并行地捕获进边界扫描寄存器，实现对外部信号的观测
l 使用串行模式把数据打入各个边界扫描寄存器，实现对I/O 控制
l Boundary scan 电路
l 把 BSR 串成一条边界扫描链
l 可以用来在板级测试芯片设备之间的连接通路
l 可以在量产测试中测试芯片I/O功能和特性，比如viX and voX 等
4) ATPG
ATPG(Automatic Test Pattern Generation)自动测试向量生成是在半导体电器测试中使用的测试图形向量由程序自动生成的过程。测试向量按顺序地加载到器件的输入脚上，输出的信号被收集并与预算好的测试向量相比较从而判断测试的结果。
5）其他
其他测试方法还包含analogBist， LogicBist，Reliability Test等各种方法。 这些方法我们将会在后面的推送中陆续接受。
5. DFT的代价
世界上没有免费的午餐。DFT逻辑在给芯片设计生产带来众多优势的同时，也要付出 一定的代价。
l 测试逻辑占用芯片面积，导致芯片尺寸受限制。
l 扫描覆盖率越高，测试向量越多，对ATE 测试向量的存储也是很大的挑战。
l 并行测试由于电源的限制不能无限增多，功耗随之增大
l 管脚数目的限制导致测试和测试逻辑复杂度增加
l 优秀的DFT架构和实现才能带来高质量的测试
北京执剑人电子科技有限公司应对IC公司的实际困难，集结了国内外经验丰富的多位DFT专家，为客户提供专业的DFT全流程设计服务，为芯片研发和生产提升效率、缩短设计周期并且大幅度节省芯片测试的成本。目前已经服务国内外客户超过50家。公司网址：www.eswordsman.com
业务吴经理：13552491636(微信同号)
