未来，城市人口暴增到了 8000 万，小小的城市容纳不了如此庞大的人口，于是管理者创造般的提出了一个新思路——把城市做三层折叠。这就是科幻小说《折叠北京》中的剧情，其奇幻的想象力让人叹为观止。
我们的城市是否走向折叠尚未可知，但是芯片领域的堆叠却率先预见了“未来”。
随着 5G、AI、物联网等技术不断推动，我们触手可及的智能产品种类越来越多、功能也更加强大，同时也使巨量的、多种多样的数据涌入网络，对芯片算力提出了更高的要求。如何应对复杂计算需求的成倍增加？2.5D/3D IC 异构封装技术引发了产业界越来越多的关注。
4 月 7 日，“西门子新一代 2.5 D /3D IC 异构封装方案”线上研讨会即将登场，邀您与专家共同探讨先进封装的发展趋势，西门子 EDA 专家将带着最深刻的前沿洞察及行业最新的解决方案，为您破解 2.5D/3D IC 异构封装芯片的设计、仿真与测试过程中遇到的难题。助力芯片从业者把握先机，率先遇见未来。
异构封装虽好，但也面临新挑战
芯片封装技术一路走来，以 2.5D/3D IC 为代表的异构封装已经成为未来的重点发展方向。但落实新技术要面对不少棘手的问题。
首先，在进行 2.5D/3D 堆叠之后由于集成度的大幅度提升，发热量变得更为集中。此时如何实现高效散热，避免过热令芯片失效？
其次，在芯片、中介层、基板膨胀、冷缩的过程中，机械应力的可靠性如何保障？
再者, 芯片之间的高频信号，是否能满足时序、信号完整性要求?
最后，芯片堆叠完成后，如何测试上层芯片是否能正常工作，接线是否良好，堆叠过程中没有被损坏?
相比传统的封装技术，2.5D/3D IC 异构封装不仅仅是封装厂技术的革新，更为原有的设计流程、设计工具、仿真工具等带来挑战。
西门子 EDA——为破局而来
面对众多难点，很多厂商都在积极开发一些解决方案，但有时候单靠制造解决不了问题。例如芯片设计中经常提到的左移，就是避免芯片做出后才发现问题。需要在设计时提前做一个数字双胞胎、通过仿真验证等把问题提前找出并解决，将潜在的风险降到最低。
而这些正是西门子EDA的价值所在。无论是在设计端或者是在制造端，西门子 EDA 都在积极地与相关厂商合作寻找解决的方案，为他们提供生态系统的支持。
新探索，赋能“芯”未来
作为行业领跑者西门子 EDA 在先进封装上经过多年积累，有一套成熟的端到端针对解决方案，在设计环节提供异构计划和原型设计；在分析环节提供高速三维电磁场仿真工具平台，支持封装内高频寄生参数提取，及信号完整性和电源完整性仿真；在实现环节提供硅中介层和封装的物理实现；在验证环节提供 2.5/3D 的 DRC 和 LVS，已得到业界诸多认可。其中，高密度先进封装解决方案通过三星Foundry最新封装工艺认证，获得 2020 年三星 Foundry的 MDI™（多芯集成）封装工艺认证。
2020 年，西门子 EDA 凭借领先解决方案获得台积电“联合开发 3DIC 设计生产力解决方案”年度 OIP 合作伙伴奖，并将进一步与台积电深入合作，通过支持台积电最新技术认证的解决方案来实现下一代 SoC 和 3DIC 设计；2021年西门子 EDA 再度携手台积电，双方在云上 IC 设计以及台积电 3D 硅堆叠和先进封装技术系列—— 3D Fabric™ 方面达到了关键里程碑。
未来西门子 EDA 将持续不断的探索，综合运用电子与系统机械的工具，从芯片整体的角度为厂商提供更多的解决方案。同时通过参与芯片与芯片之间的沟通信号连接标准的制定，推动 2.5D/3D IC 异构封装集成大范围应用。
