Chiplet的拼接难点- 大数跨境

首页

Chiplet的拼接难点

北极雄芯

2022-04-07

剩下的53平方毫米

上次《芯粒，一个IP一个Die? 我亲历的Chiplet拆解难题》讲了Chiplet拆解的难题，其中一个关键问题是“拆多大”？

不拆不好，Die良率低；拆太碎后多了封装，难且贵，以及封装良率低。所以，给定工艺，可以先用成本模型算出一个最佳面积。

也就是说，并不是单独一个IP做成一个Die是合适的，并且一些IP，例如GDDR6 IP，如果单独是一片裸Die，存在模拟-数字-D2D（模拟）频繁模数转换的问题，从系统层面看不合理。

另外，最佳面积一般不会是几个平方毫米。比如12nm工艺，假设面积60个平方毫米是甜点，那么问题就是：一个DDR Controller+phy大约为6-7平方毫米，剩余53个平方毫米，应该放什么呢?

AMD塞满了DDR、PCIe、CCIX、各种IO交互的模块。这个模块能适用于AI或者扫地机器人吗？基本不会。

所以剩下的53个平方毫米用来放什么成了一个大问题。对开发生态来讲，在全世界范围内，我们都没有例子可以抄！

谁能解决问题？

那这个问题可以指望谁来解决呢？

我们有以下几个选项：

Foundary：他们不了解场景，完全够不着。

封装厂：同上。

Design House and/or IP Vender:它们了解一部分场景，但是从系统角度可能还不够，以及算法人才少。

系统厂商：深入了解自己的场景，但是拿不到别人的场景；而且大厂自身体量越大，越拿不到别人的场景。最终就是现在我们看到的自用的形态。

懂算法的团队：不懂硬件架构。

收敛下来，可以做这件事情的主体需要既懂算法又懂架构的、并且中立的第三方；同时，这个第三方能把整个半导体产业链纵向拉齐，一起从GPU和FPGA手里抢市场，把ASIC的市场做大。

思路上是理清楚了，但是技术实现上也很难。

什么适合放进HUB Die？

随后，我就遇到了一个每天都会被团队的工程师challenge的问题，就是他们说我设计的架构和芯片不合理！

首先，我有这样一种认知：不太可能存在一种HUB，适用于所有场景。

那怎么办呢？如上图，充分调研市场、了解算法、进而推算出各种算力、带宽、总线主从、误码、DDR Access Pattern等共性需求，做一款HUB Die满足场景A、B、C 80%的诉求（其他场景EFGH等放弃），是架构上的难点。

这点他们认，但是下面这点很难理解：

如上图，假设我调研了10个场景，最终发现场景A、B、C有共性的东西可以提取到HUB中，并且共性的部分足够大，其中上图左边的（1）的部分肯定可以放到HUB里面，那（2）部分只被场景A和B使用，但是场景C完全用不到，所以里面（2）、（3）、（4）部分，是否要放到HUB里面去？

（2）部分放进去，场景A和B的潜在客户会很开心，买单意愿增强；但是对于场景C的客户，发现他完全用不到（2）的部分，他回头就来问你有没有更低配一点的版本，因为站在传统芯片的角度来看有点浪费。如果这个客户的负责人是一个传统的ASIC专家，把这点给他解释清楚并且请他理解极其困难。

实际上要不要放进去，要看那部分是否能放到边上，以及性能代价有多少。然后通过数量来反推价格，放进去会浪费芯片和基板的面积，某些场景的客户觉得超配了；不放进去有些场景可能cover不住，客户不满，丢失市场。

从性能上讲，这样做出来的芯片，在某种意思上违反了ASIC的本意——定制化、场景固定、需求清晰、数量很大，多一点面积都不要，把所有指标参数都要抠到极致。所以，以这种形式做出得芯片，对比ASIC在极致性能、极致RE单片价格上面肯定是吃亏的。但是以系统整体的角度考虑问题后，可能是利益最大化或者说摊薄下来成本最低的。

再拓展一下，从这点上来讲，有人会说Chiplet兴起后会抢了IP Vendor的生意，我觉得其实不会，因为两者基本上是互补的。IP Vendor是主血管，吃的就是量大、愿意做ASIC的厂家；Chiplet在性能上有冗余IP，成本上有冗余面积，真正考虑RE成本的时候，对比ASIC有差距，所以，两者是互为补充的。以前，这部分毛细血管客户大部分买GPU或者FPGA，现在，他们可以做芯片了，客户很开心；IP Vendor本来收不到原来买GPU或FPGA的人的版税，现在能切切实实的收到，他们也很开心。

我有一个梦想

这几年，我所做的事情，就是围绕叉院诸多老师所在的行业，把AI+X基本摸了一圈，同时抽象出具体的架构HUB方案，在各个角度出发，都采取了我所能想到的可复用的方案，仔仔细细地从系统的角度核算了潜在的出货量和成本，以及和GPU或者FPGA对比所拥有的优势。

我希望能切实地推动开放Chiplets的发展，在CPU、GPU、FPGA、ASIC之间，再增加一个新的选型，做低成本、快速、高灵活性的Chiplets选项。

我的每一个潜在客户，在签署合同的时候都会加一条：允许他来反向购买边上的Chiplets。我希望，五年、十年后，某一天有一个新的客户来找我，他突然发现，任何新的边上的Chiplet他都不需要再做了，到时候HUB由我来提供，其他的AI、FFT、隐私、NLP等等加速的die可以从我之前的客户中买现成的，然后复用基板，三个月他就可以大批量出货。

这，是我的梦想，也是整个半导体圈的梦想。

END

下篇预告：Chiplet难点之“连”，以及顺带谈谈UCIe

作者简介：马恺声，清华大学交叉信息研究院教研系列助理教授。

个人主页：http://group.iiis.tsinghua.edu.cn/~maks/index.html