为什么是Chiplet？Chiplet 如何做到提高性能的同时降低成本？Chiplet能否帮助国产半导体弯道超车？
文丨黄岚清
1965年，英特尔联合创始人戈登摩尔做出的预测：集成电路芯片上所集成的电路数目，大约每隔18至24个月实现翻倍，从而促使计算能力呈指数级增长并降低成本。这个预测被称之为摩尔定律，在过去的半个世纪中，芯片行业一直遵循摩尔定律发展。而随受物理极限的影响，目前先进制程芯片在制程节点迭代速度上有所放缓。
今年4月，亿欧发布《2023年中国半导体IP行业研究报告》，其中提到Chiplet技术是一种可以拓展摩尔定律的方式，它可以延续半导体行业提高性能和降低成本的趋势。
事实上，Chiplet自2022年3月“UCle联盟”成立以来，一直是行业内的热门话题。但Chiplet不是一个新的概念，戈登摩尔在提出摩尔定律的论文中就有提到“用较小的功能构建大型系统更为经济，这些功能是单独封装和相互连接的”。
那么，为什么是Chiplet？Chiplet 如何做到提高性能的同时降低成本？Chiplet能否帮助国产半导体弯道超车？
降本增效的Chiplet技术
目前，主流系统级单芯片（SoC）是将多个负责不同类型计算任务的计算单元，通过光刻工艺制作到同一块晶圆上。SoC通过缩小晶体管特征尺寸增加单位面积中的晶体管数量使得单位面积性能持续提升，但是在特征尺寸持续缩小的过程中，光刻工艺由于物理极限导致良率大幅下降，晶圆缺陷导致制造成本大幅增加。
在单位面积中晶体管数量无法增加的情况下，我们是否可以考虑增加单颗芯片的面积呢？数据显示，随着单颗芯片面积的增加，良率下降的幅度较大，并且单颗芯片的面积还受到光刻机的光照面积限制。
因此，SoC作为单颗芯片，面积和加工方式都是有限的，而Chiplet可以通过“拆、拼、封”三个步骤解决这个难题。
Chiplet（芯粒）可以将一块复杂的SoC芯片在设计时以功能为单元分解，每一个单元选择最适合的半导体制程工艺分别进行制造，再通过先进封装技术将各个单元互联，封装为一个系统级芯片组。
那么在这一个过程中，为什么可以实现提高性能的同时降低制造成本呢？
北极雄芯联合创始人、副总裁徐涛做出了详细解释：“目前主流厂商的Chiplet实践可以分为两个类型，分别是同构集成和异构集成。同构集成即对于通用计算的领域，可以在单片面积固定的情况下进行多片互联从而提升性能。异构集成即对于专用计算的领域，芯片可分为通用模块（如CPU、GPU等）和专用模块，可以在通用模块的基础上根据所需选择相应单元进行二次开发，降低了芯片设计和验证的时间和难度。
通过IP的内部复用来降低成本。芯片公司的很大一部分前期投入在于购买各种IP，而这一部分在传统设计模式中属于一次性投入，而通过Chiplet技术的拆分可以实现IP复用。同时在芯片迭代时，可以灵活更换芯片的某一个部分，因此产品迭代成本也大幅度降低。
通过提升良率来降低成本。当需要制造的芯片被拆分为小单元进行生产时，单片良率可以提升，那么量产的成本就能够大幅度降低。”
除此之外，Chiplet的灵活度还体现在对先进制程的需求。事实上，在芯片内部所包含的模块中，除了计算单元需要应用最先进的制程从而达到良好的效果之外，其他模块（如存储、射频等）不一定需要用到最先进的制程就能达到需求，通过制程工艺的灵活选择也可以降低生产成本。
由商业驱动的国产化解决方案
在研究报告中提到，目前Chiplet在实际应用中仍面临着许多挑战和难点，例如芯片设计和验证工具的更新、封装技术的升级和互联协议标准的统一。
其中，互联标准统一是实现异构集成的必要条件之一。如果没有统一形成互连标准，则会导致设计成品最后面临接口不匹配的问题，不利于行业交流，影响芯片的开发效率。因此，2022年3月，英特尔、AMD、ARM、高通、三星、台积电、日月光等芯片厂商，和Google Cloud、Meta、微软等云厂商共同宣布了一项开放的Chiplet互连协议UCIe。
徐涛表示：“然而，UCle是在国际上最先进的工艺（5nm，3nm）背景下赋能更高性能的芯片，高速率的UCIe接口版本（16Gbps）依赖于先进的工艺技术，事实上，目前也并没有任何一家IP公司提供了在7nm以上的UCIe标准接口。或许以后会在非先进工艺出现UCIe的接口IP，但大概率速率不高，如8Gbps版本或4Gbps版本。单线传输的速率下降后，为了满足相当的带宽需求，随之带来的需求就是更高的布线密度了，这很可能就需要先进封装技术的支持”。
北极雄芯从商业化角度出发对Chiplet的落地挑战提出了国产化解决方案，从设计出发优化接口从而在适配国内产业水平的情况下满足下游场景需求。由于目前国内封装水平与芯片工艺有限，而UCle标准所定义的接口对封装与芯片工艺都有较高要求。北极雄芯面向国内半导体供应链情况，采用高速差分方案减少了布线数目从而降低对封装的要求，并统一满足了封装级互联与板级互联的接口需求。
2022年12月，由中科院计算所牵头的中国计算机互连技术联盟（CCITA）制定的《小芯片接口总线技术要求》通过工信部的审定并发布，成为中国首个原生Chiplet技术标准。
由于产业水平和行业需求的差异化，面对Chiplet的落地挑战，中国芯片企业和产业提出了不同的解决方案。在国内14nm制程产能受限的情况下，国内企业通过Chiplet技术可以解决先进制程技术供应受阻的难题，提升芯片性能从而满足下游制造端的需求。
加快形成国产开放合作的芯片体系
Chiplet为国产替代提供了新路径，使得中国有机会重新定义半导体产业链，或许短时间内无法赶超海外大厂，但国内企业能通过Chiplet技术提升实际芯片产出，规避一定的限制，同时加快产业国产化，进一步推动产业链自给自足。
2023年3月，由交叉信息核心技术研究院牵头，中国chiplet产业联盟（CCLL）共同起草的《芯粒互联接口标准》发布。该标准为高速串口标准，是基于国内封装和基板供应链以商业落地为主要目标进行优化的。日前，北极雄芯自主研发的首个基于该标准的Chiplet互联接口PBLink回片测试成功，PBLink将用于下一次核心HUB Chiplet以及部分功能型Chiplet中。
Chiplet的应用降低了创新迭代的成本，从而在降低芯片创新门槛的同时，加速了行业发展，但Chiplet的发展只是刚刚开始，它是一次全产业链的技术升级，包括封装测试技术、EDA工具、芯片架构设计等。
与英特尔、AMD这类海外大厂有自己的Chiplet方案和架构，并且拥有一个相对封闭的生态不同，国内芯片公司的规模并不大，因此国内Chiplet的不断发展需要更多的企业加入形成产业链分工，共同建立产业生态，通过下游的需求带动上游的资源投入。
面对Chiplet在全球市场上的快速发展，国内企业还需要通力合作，抱团前进，形成开放合作的芯片体系，在未来国际竞争中占据一席之地。
▲北极雄芯完成新一轮亿元融资
▲PB Link测试成功
▲国内首款