大数跨境

东芝对3D NAND增资近2000亿日元,64层3D NAND是平衡点?

东芝对3D NAND增资近2000亿日元,64层3D NAND是平衡点? 芯华舍
2017-10-13
2
导读:导读:经近3年调查后,台湾公平交易委员会宣布无线通信芯片巨擘高通因违反公平交易法,重罚新台币234亿元(约51

导读

东芝 ( Toshiba )近日发布新闻稿宣布,关于目前已在四日市工厂厂区内兴建的3D架构NAND型快闪存储器 (Flash Memory)专用厂房“第6厂房”投资案,旗下子公司“东芝存储器”原先是计划在2017年度内(截至2018年3月底为止的会计年度)砸下1,950亿日元资金,用于导入“第6厂房”第1期工程所需的生产设备以及用于第2期工程的厂房兴建,不过因来自服务器、数据中心的3D NAND需求扩大,故TMC将在2017年度内加码投资1,100亿日元用于第1期工程的设备导入,也就是说2017年度内对“第6厂房”的投资金额将扩大至3,050亿日元。

东芝表示,关于西部数据(Western Digital)子公司SanDisk是否会参与上述追加的1,100亿日元投资计划,目前正向SanDisk提案、协议中。

 

“第6厂房”第1期工程预计于2018年夏天完工,第2期工程厂房预计于2017年9月动工、2018年年末完工。关于具体的产能、生产计划,将于今后视市场动向决定。

 

另外,东京证券交易所11日宣布,自10月12日起将东芝从审查能否持续维持上市的“警示股”及“监察个股”名单中解除。

 

此前东芝6月28日宣布,已携手SanDisk研发出全球首款采用堆叠96层制程技术的3D NAND Flash产品,且已完成试作、确认基本动作。该款堆叠96层的3D NAND试作品为256Gb(32GB)、采用3bit/cell(TLC:Triple Level Cel)技术的产品。


64层堆叠是3D NAND的“甜蜜点”?

除了东芝、西部数据以外,包括三星、美光也在积极研发3D NAND Flash产品,大多数的产品都是采用64层堆叠。因为64层堆叠的3D NAND正跨越较平面NAND更具成本效益的门槛。西部数据存储器技术执行副总裁Siva Sivaram此前接受采访。

 

他说,15nm 2D NAND“极其仰赖”微影技术。“而当你采用开始制造3D NAND,线距会变得较宽松,就不会像15nm那样仰赖微影技术了。”

 

然而,以所需要的新工具以及制造技术的观点来看,3D NAND仍十分昂贵。Sivaram表示,64层恰好位于获得更多位元以平衡成本增加的交叉点。“但即使是64层,每单元3位元是基本要求,”他说,“只要恰当地以每单元3位元打造,就会比其他架构更便宜。”

 

Objective Analysis首席分析师Jim Handy表示,3D NAND的下一步可能就是字串堆叠(string stacking)。这是指将单独的3D NAND元件彼此层层堆叠在一起,而无论它是32、48或64层,均共同打造96或128层的堆叠。他说,“理论上,它可能需要64层的倍数,但目前还不知道能达到什么程度。”

 

Handy说,随着堆叠的层数增加,深宽比也是如此,因而使得准确蚀刻通孔变得更加困难。Sivaram说:“此外,还有其他的问题,但深宽比的问题才真正令人烦恼。”

 

String stacking技术则可实现一连串深宽比为60的通孔,取代单个120或240深宽比的通孔。“每个人都想知道的是何时才具有足够的经济效益,得以从3D NAND过渡到其他替代技术。”

 

层数增加的速度也比预期的更快。“尤其是低层数元件无法符合成本目标的事实,让层数增加速度更快。3D NAND的重点就在于它应该比平面更便宜,而较低层数的元件则否。”


Handy预测,大约要到2018年中期,3D NAND才能真正达到成本和量产目标。“多年来,我们一直这么认为。但3D NAND仍然未能实现其成本目标,也还不足以进行量产。预计还得等到更有利可图才行。”


3D NAND微缩极限近了吗?

在今年的快闪存储器高峰会(Flash Memory Summit)上,三星(Samsung)宣布开发1Tb 3D NAND,并将用于明年推出的商用产品中。不过,我想知道4Tb 3D NAND何时将会出现在市场上。

 

根据来自三星与东芝(Toshiba)的消息,64层TLC 512Gb 3D NAND芯片尺寸约为130平方毫米。而假设以串列堆叠64层的条件下,我认为,为了建置4Tb NAND芯片:

 

需要8串64层串列堆叠,才能实现容量达4Gb的芯片(512Gb×8=4G);

总层数在130平方毫米的芯片尺寸上达到512层;

处理1个芯片大约需要1年的时间,存储器逻辑则需要5周的处理时间;再将建置一个64层存储器单元需的5-6周时间乘以8倍(8串64层的堆叠)。因此,处理一个512层的芯片将会需要45-53周的时间。

如果这种简单的估算方法正确的话,那么实际上就不可能实现4Tb NAND芯片了。如果考虑采用四位元单元(QLC)以取代三位元单元(TLC),那么充其量最多也只能改善25%。因此,QLC 4Tb 3D NAND需要410层,以及大约9个月的晶圆处理时间。

 

那么16Tb 3D NAND呢?它应该会需要2,048层,以及大约4年的晶圆处理时间。

 

过去几十年来,NAND在摩尔定律的原则下实现了显著的成长。当摩尔定律逐渐迈向尾声,而平面NAND开始过渡至3D NAND时,许多人预期3D NAND将以垂直方向持续扩展其存储器微缩。然而,3D NAND在64层时才能实现与平面NAND相当的价格。因此,3D NAND将开始与平面NAND展开价格竞争。而现在我认为期待4Tb NAND几乎是不可能的。

 

3D NAND的微缩极限似乎也变得显而易见了。那么,3D NAND将会很快地达到其生命周期的终点吗?我想可能不远了。 


参考资料:


MoneyDj 2017-10-12

EEtimes 2017-07-05

EETtaiwan 2017-10-12


戳下面的原文阅读,更有料

【声明】内容源于网络
0
0
芯华舍
内容 397
粉丝 0
芯华舍
总阅读60
粉丝0
内容397