大数跨境
首页
>
技术洞见 | JESD204B与JESD204C
>

技术洞见 | JESD204B与JESD204C

技术洞见 | JESD204B与JESD204C 牛芯半导体
2025-06-27
2
导读：本文转载自CSDN论坛作者花光二极管的博客，转载文章仅供学习和研究使用。

本文转载自CSDN论坛作者花光二极管的博客，转载文章仅供学习和研究使用。

JESD204接口引脚数量较少，可提供更高的传输效率效率，因此在传输速度、尺寸和成本上更有优势。目前许多高端模数转换器（ADC）和数模转换器（DAC）已普遍使用此传输接口，主要用做FPGA的通用接口（也可能用于ASIC）。
JESD204最初版本于2006年4月发布。下图中的通道代表M个转换器和接收器之间的物理接口，该接口由采用电流模式逻辑（CML）驱动器和接收器的差分对组成。帧时钟同时路由至转换器和接收器，并为设备间的JESD204链路提供时钟。
通道数据速率定义为312.5 Mbps与3.125 Gbps之间，传输线阻抗100 Ω ±20%。差分电平定义为标称800 mV峰峰值、共模电平范围从0.72 V至1.23 V。链路利用8b/10b编码，以便于接收端从信号中恢复时钟。
这种时钟信号路由至两个芯片的连接方式称为系统同步。主要存在几个问题：
1、时钟到达两个芯片的延时不相同
2、并行传输的各个bit到达接收端的时间不相同
3、时钟到达接收端和数据到达接收端的传播延时不相同
JESD204A增加了支持多个转换器下的多路对齐的能力。该版本所支持的通道数据速率依然为312.5 Mbps至3.125 Gbps，帧时钟和电气接口规范与初版一致。可以看作JESD204A相比JESD204增加了多通道的支持。
2011年7月JESD204B发布。此修订版标准使用设备时钟作为主要时钟源，而不是像之前版本那样以帧时钟作为主时钟源，对数据速率的支持上升到了 12.5 Gbps。
JESD204B支持的通道数据速率上升到12.5 Gbps， 并将设备划分为三个不同的速度等级：所有三个速度等级的源阻抗和负载阻抗相同，均定义为100 Ω ±20%。
第一速度等级与JESD204和JESD204A标准定义的通道数据速率相同，即通道数据电气接口最高为3.125 Gbps。
第二速度等级定义了通道数据速率最高为6.375 Gbps的电气接口。该速度等级将第一速度等级的最低差分电平从500 mV峰峰值降为400 mV峰峰值。
第三速度等级定义了通道数据速率最高为12.5 Gbps的电气接口。该速度等级电气接口要求的最低差分电平降低至360 mV峰峰值。
JESD204B的速率受限于输出驱动器的压摆率，因此要想实现高速传输，就需要降低差分电平。
JESD204C于2017年底发布。虽然传输层与JESD204B无异，但物理层发生了相当大的变化，包括时钟和同步的细微变化以及前向纠错（FEC）的增加。
具体不同表现在：
1、数据链路层
由于SerDes接收需要从差分信号中恢复时钟，在数据传输时需要避免连续的0或1的出现，因此要将数据重新拆分并编码。JESD204标准先前版本使用8b/10b编码方案，JESD204C中增加了64b的编码方案，包括64b/66b编码（效率较高）和64b/80b编码。这两种编码与JESD204B的8b/10b编码不兼容。
2、物理层
JESD204C已将通道速率上限提高到32 Gbps，而早期版本中确定的312.5 Mbps下限保持不变。 JESD204B的上限为12.5 Gbps。虽然并未严格禁止，但建议不要将8b/10b编码用于16 Gbps以上的通道速率；对于6 Gbps以下的通道速率，也建议不要使用64b方案。
JESD204C引入了两个分类来定义物理接口的特性。下表列出了与每类相关的通道速率。
3、时钟和同步
JESD204C将保留使用JESD204B中定义的SYSREF和器件时钟。但是，当使用任一种64位编码方案时，SYSREF不是对齐LMFC，而是用于对齐本地扩展多块时钟（LEMC），以提供一种实现确定性延迟和多芯片同步的机制。
64位编码方案的同步过程与JESD204B中使用的完全不同。SYNC信号已被去掉，同步初始化和错误报告现在将在应用层软件中处理。因此，新版本没有码组同步（CGS）或初始通道对齐序列（ILAS）。同步报头同步、扩展多块同步和扩展多块对齐是与同步相关的用于描述同步过程的新术语。这些同步阶段中的每一个都是使用32位同步字实现。
4、前向纠错
为了实现在更高通道速率下提供更稳健链路的目标， JESD204C包含了FEC选项。该算法基于法尔码，对仪器仪表应用可能特别有用。这是一项可选特性，仅在使用64位编码方案之一时才可使用。法尔码是纠正单突发错误的循环码。循环码的优点是其码字可以表示为有限域上的多项式，而非向量。法尔码使用的校验子（syndrome）可分为两部分以支持更快速解码。

往期推荐

01

牛芯半导体成功入围2024年度深圳高成长企业TOP100

▲ 点击阅读

02

牛芯DDR5 IP取得突破性进展

▲ 点击阅读

03

牛芯半导体荣获2024年度深圳市集成电路产业双奖

▲ 点击阅读


牛芯半导体（深圳）有限公司（简称“牛芯半导体”）成立于2020年，聚焦接口IP的开发和授权，并提供相关整体解决方案，致力成为全球领先的IP供应商。


牛芯半导体在主流先进工艺布局SerDes、DDR等中高端接口IP，产品广泛应用于消费电子、网络通信、数据存储、人工智能、汽车电子、医疗电子等领域。


未来，牛芯半导体持续响应IP市场需求，适应不断演进的接口技术和日益拓展的接口互联场景，赋能数智时代下的千行百业。

【声明】内容源于网络
0
0
牛芯半导体
牛芯半导体，专注于高速互联技术的研发和持续创新，拥有完全自主可控的知识产权，提供全栈式接口IP授权和高速互联芯片的定制方案，赋能芯片国产化；已服务客户超百家，涵盖智能驾驶、人工智能、特种计算等领域，致力成为全球领先的高速互联半导体公司。
内容 0
粉丝 0
牛芯半导体 牛芯半导体，专注于高速互联技术的研发和持续创新，拥有完全自主可控的知识产权，提供全栈式接口IP授权和高速互联芯片的定制方案，赋能芯片国产化；已服务客户超百家，涵盖智能驾驶、人工智能、特种计算等领域，致力成为全球领先的高速互联半导体公司。
总阅读0
粉丝0
内容0