大数跨境
首页
>
技术洞见 | 理解UCIe 2.0规范：推动Chiplet生态系统创新
>

技术洞见 | 理解UCIe 2.0规范：推动Chiplet生态系统创新

技术洞见 | 理解UCIe 2.0规范：推动Chiplet生态系统创新 牛芯半导体
2025-02-13
0
导读：本文转载自逍遥设计自动化，转载文章仅供学习和研究使用。

本文转载自逍遥设计自动化，转载文章仅供学习和研究使用。


引言


通用Chiplet高速互连（Universal Chiplet Interconnect Express， UCIe）2.0规范标志着基于Chiplet系统演进的重要里程碑。本文将探讨UCIe 2.0引入的主要特性和创新，重点关注两个主要领域：解决系统级封装（System-in-Package，SiP）构建中的可管理性、调试和测试挑战，以及引入UCIe-3D用于垂直集成的Chiplet。


背景：什么是UCIe?


UCIe是一种开放的行业标准互连，可在Chiplet之间提供高带宽、低延迟、高能效和具有成本效益的片上连接。它满足了各个领域日益增长的计算、存储、存储和连接需求，包括云计算、边缘计算、企业、5G、汽车、高性能计算和手持设备等领域。
UCIe 2.0的主要创新
解决SiP级别的挑战
UCIe 2.0采用整体方法来解决整个硅生命周期中的可管理性、调试和测试挑战。让我们探讨这些挑战以及UCIe 2.0提供的解决方案。
基于Chiplet系统的挑战
1.可访问性受限：某些Chiplet可能无法直接从封装引脚访问，这使得测试和调试变得具有挑战性。
2.带宽需求多样化：不同的Chiplet对扫描链、调试和可管理性有不同的带宽要求。
3.晶圆测试限制：随着我们朝着25μm凸点间距发展，探测微凸点变得越来越困难。
4.现场级管理：在现场进行无缝修复和固件升级是必不可少的。
图1：跨Chiplet的UCIe管理结构，涵盖多种使用模式
UCIe 2.0解决方案
为解决这些挑战，UCIe 2.0引入了一个利用现有IP构建模块和封装级外部接口的通用基础设施。主要特点包括：
1.可管理性框架：UCIe 2.0定义了可选的可管理性机制，用于Chiplet发现、配置、固件管理、功率和热管理、错误报告和安全性。
2.UCIe DFx架构（UDA）：该架构通过基于每个Chiplet内的Hub-Spoke模型的管理结构来理解测试、遥测和调试。
3.标准化配置：UCIe 2.0引入了在现有寄存器之上带有UCIe包装器的架构配置寄存器，为软件提供了一个通用框架。
4.灵活连接：该规范允许在现有UCIe端口上时分复用管理数据包，或为可管理性和UDA功能添加专用UCIe-S端口。
图2：（a）SiP中需要为各种DFx需求进行访问的Chiplet，（b）各种外部接口以及UCIe标准可用的带宽
图3：DMS的UDA标准化配置
图4：UDA的示例用途：分选测试、封装级测试和调试
UCIe-3D：垂直集成Chiplet
UCIe 2.0引入了UCIe-3D，针对垂直集成的Chiplet，目标凸点间距从9μm降低到1μm（甚至可能更低）。这一创新带来了功率和性能的显著改进。
图5：使用UCIe-3D垂直连接的Chiplet
UCIe-3D的主要优势
1.增加带宽密度：
  • 减小的凸点间距允许在给定区域内容纳更多线路。
  • 整个Chiplet面积都可用于3D连接。
2. 降低功耗：
  • Chiplet之间的距离减小（约为0）最大限度地减少了电气寄生效应。
  • 简单的电路（如反相器）和较低的频率导致显著的功率节省。
UCIe-3D性能指标
表1：UCIe-3D的关键性能指标


未来愿景：使用UCIe的系统级封装


使用UCIe技术的Chiplet集成未来非常有希望。我们可以设想系统级封装设计具有几个UCIe-3D Chiplet堆栈，使用现有的UCIe-2.5D和UCIe-2D平面互连连接。这种演变可以比作城市景观的发展：
1.过去（单片芯片）：密度有限的小村庄。
2.现在（当前Chiplet集成）：密度比单片芯片更高的小城市。
3.未来（UCIe-3D集成）：拥有摩天大楼的大都市，提供非常高密度的计算和存储元件。
朝着更高密度和更紧密封装的发展将带来更高的性能和更低的功耗，因为比特传输的距离将更短。


结论


UCIe 2.0规范代表了Chiplet技术的重大进步。通过解决可管理性、调试和测试方面的关键挑战，同时引入用于垂直集成的UCIe-3D，为更高效和更强大的系统级封装设计创造了条件。随着技术的不断发展，可以期待在未来几年看到更令人印象深刻的进展，推动各种计算领域的创新。
UCIe联盟致力于持续改进和迎接挑战的承诺确保了UCIe将在塑造基于Chiplet系统的未来中发挥关键作用。随着向更复杂和更高密度集成的设计迈进，UCIe技术的优势将变得越来越明显，提供前所未有的性能、能效和可扩展性水平。
参考文献：
[1]D. Das Sharma, "UCIe 2.0 Specification: Continuing Innovation to Drive an Open Chiplet Ecosystem," Universal Chiplet Interconnect Express (UCIe) Consortium, 2024.


往期推荐

01

● 连续两年获选！牛芯半导体荣获“中国芯”关键基础支撑优秀产品奖

▲ 点击阅读

02

● 牛芯半导体入选2024大湾区高成长企业100强

▲ 点击阅读

03

● 牛芯半导体荣获2024年度硬核IP产品奖

▲ 点击阅读


牛芯半导体（深圳）有限公司（简称“牛芯半导体”）成立于2020年，聚焦接口IP的开发和授权，并提供相关整体解决方案，致力成为全球领先的IP供应商。


牛芯半导体在主流先进工艺布局SerDes、DDR等中高端接口IP，产品广泛应用于消费电子、网络通信、数据存储、人工智能、汽车电子、医疗电子等领域。


未来，牛芯半导体持续响应IP市场需求，适应不断演进的接口技术和日益拓展的接口互联场景，赋能数智时代下的千行百业。

【声明】内容源于网络
0
0
牛芯半导体
牛芯半导体，专注于高速互联技术的研发和持续创新，拥有完全自主可控的知识产权，提供全栈式接口IP授权和高速互联芯片的定制方案，赋能芯片国产化；已服务客户超百家，涵盖智能驾驶、人工智能、特种计算等领域，致力成为全球领先的高速互联半导体公司。
内容 0
粉丝 0
牛芯半导体 牛芯半导体，专注于高速互联技术的研发和持续创新，拥有完全自主可控的知识产权，提供全栈式接口IP授权和高速互联芯片的定制方案，赋能芯片国产化；已服务客户超百家，涵盖智能驾驶、人工智能、特种计算等领域，致力成为全球领先的高速互联半导体公司。
总阅读0
粉丝0
内容0