技术洞见 | MIPI详解：MIPI C-PHY/D-PHY子系统的区别- 大数跨境

首页

技术洞见 | MIPI详解：MIPI C-PHY/D-PHY子系统的区别

牛芯半导体

2025-12-19

导读：本文转载自CSDN论坛作者G2突破手259的博客，转载文章仅供学习和研究使用。

本文转载自CSDN论坛作者G2突破手259的博客，转载文章仅供学习和研究使用。

前言

MIPI C-PHY于2014年10月问世。这款新的C-PHY与MIPI D-PHY和M-PHY相比如何？C-PHY的区别是什么？它是否与D-PHY足够兼容，以便两者可以在混合子系统中共存？本文将对D-PHY和C-PHY架构进行高层次的概述，强调其异同，确定每种PHY的优缺点，并深入了解实现C-PHY时遇到的一些挑战。

正文

让我们首先仔细看看D-PHY，它自2009年以来一直存在，因此更好地理解和广泛部署。D-PHY是一种简单的源同步PHY，它使用一个时钟通道和可变数量的数据通道。四数据通道D-PHY的框图如图1所示，每个通道的详细信息如图2所示。由于D-PHY已经在市场上近十年，有大量的文献涵盖其独特的功能和用例。

相比之下，C-PHY是一种更新、更复杂的PHY。它工作在三个信号上，三个一组，时钟嵌入到数据中，因此不需要单独的clock lane。C-PHY的框图如图3所示。

表1对D-PHY和C-PHY进行了比较。

注：

（1）四个D-PHY数据通道与三个MIPI C-PHY三通道

（2）于编码而增加带宽

每次传C-PHY使用编码数据将16/7 ≈ 2.28 bits/symbol打包，而D-PHY不使用任何编码。因此，与D-PHY相比，C-PHY可以实现更高的数据速率，同时以相同的转换或符号速率运行。

乍一看，C-PHY的工作原理以及潜在的C-PHY/D-PHY组合似乎很神秘。C-PHY信号是多级的，但它的接收器不需要检测多级之间的差异！这怎么可能呢？C-PHY和D-PHY如何不仅共存，而且在存在明显差异的情况下有效地组合成一个IP？D-PHY使用差分信号，而C-PHY使用三个一组信号。他们有可能一起工作吗？如何使用所有D-PHY构建模块高效实现C-PHY/D-PHY组合，而不会产生任何重复？每个符号的数据位数16/7的比率从何而来？

让我们首先尝试揭开C-PHY的神秘面纱来尝试回答这些问题。这不是一件容易的事！在下面的图4中，我们提供了C-PHY的快速概述。图4（a）中的框图显示了三通道C-PHY TX和RX是如何连接的。图4（b）显示了C-PHY子系统的不同子模块，即映射、并行/串行功能、编码和通道。图4（c）是TX和RX之间交互的更详细图片，图4（d）说明了C-PHY信号电平。

C-PHY通道由三个一组信号A、B和C组成，如上图4（c）所示。C-PHY的接收器由3个差分RX组成，每个RX查看3个信号中2个信号（A-B）、（B-C）和（C-A）之间的差异。

C-PHY的编码器保证（i）每个符号至少有一个边沿/转换，（ii）所有三个 RX的差分输入均不为零，以及（iii）所有3个信号的共模恒定。上述第（ii）和（iii）项是通过在任何单个单位间隔（UI）期间将TX信号的组合限制为高、中和低，并保持三个信号中每个信号的电压电平不同来实现的。符合上述限制（i）的三个TX信号电平（高、中、低）的组合给出了6种不同的信号电平组合（线路状态）。线路状态的数量6是三个TX信号电平的排列！此外，C-PHY编码器将Flip、Rotate、Polarity符号编码为基于编码器规则的状态变化。

为了保证每个符号至少有一条边沿，上面第（i）项，C-PHY在从一个符号移动到下一个符号时必须在不同的线路状态之间转换，并且不能在两个连续的符号中保持相同的线路状态。由于该限制，六种wire状态之间有五种不同的唯一过渡。这意味着编码数据有五种不同的可能性，即每个符号有五种可能的状态，使C-PHY成为base-5系统或Quinary系统。然后我们在二进制系统和 Quinary系统之间移动。这就是需要C-PHY映射器的原因。现在我们使用的是base-5系统，最大理论位数/符号是log2（5） = 2.3219。构建mapper函数是为了使映射比率尽可能接近，而不会超过该理论限制。此外，映射器必须在两个整数之间进行映射。选择比率16/7 ≈ 2.28来实现上述限制。

另一种描述方式是，映射器需要将16个二进制位映射到一定数量的C-PHY符号，但是我们如何确定我们映射到多少个符号（S）？在并行接口上有2^16种组合，映射器输出处的组合为5^S => 2^16，因此 S = 7。

要理解为什么C-PHY接收器只需要检测输入信号的极性，而不需要检测多幅信号的幅度，我们只需要记住，信号幅度中没有嵌入数据。多振幅信号仅用于增加可能的转换数量，并保证每个符号至少有一个转换。

比较C-PHY和D-PHY性能的一种方法是比较它们在支持4.0 Gbps的总数据速率和以相似的转换速率运行时的性能。对于D-PHY，这可以通过使用四通道D-PHY来实现，使用10根线，每个通道以1.0Gbps/通道的速度运行。为了在与C-PHY相同或更低的传输速率下获得相同的总数据速率，我们可以使用双通道C-PHY，具有6根线，运行速度为0.875Gsps，低于D-PHY的 1.0Gsps。在这种情况下，C-PHY的总数据速率为2 * 0.875 * 16/7 = 4Gbps。下面的图6显示了这种比较。

基于此比较，C-PHY的导线更少（减少多达40%）、更低的切换速率/通道（降低12.5%）、更低的功耗（降低~20-50%）、更少的通道数量，因此相同Gbps的面积更小，并且没有来自时钟通道的EMI。

因此，当以相同的总数据速率比较C-PHY和D-PHY时，C-PHY具有许多优势；更少的引脚和焊球（由于每个引脚的性能更高），灵活性，因为每个C-PHY通道都是独立的，具有嵌入式时钟，可以将一个通道从一个链路借用到另一个链路，同时与MIPI D-PHY共存于相同的引脚上。C-PHY还允许在更高数据速率下实现更低功耗的应用。此外，C-PHY的嵌入式时钟通道可以将应用处理器上的任何通道分配给任何链路，并消除时钟EMI，这在多频段无线设备中尤为重要。

C-PHY的嵌入式控制代码还支持新兴功能，例如快速总线周转（BTA）、时间敏感链路的低延迟（LRTE）和备用低功耗模式（ALP），通过消除单端LP模式来实现更长的距离，从而减少面积。最后，C-PHY较低的切换速率通常可以简化制造并降低低成本产品（如低端相机）的成本。

现在我们已经了解了C-PHY和D-PHY的各个属性，我们可以列举C-PHY和D-PHY组合的一些优势。这包括能够共享串行接口引脚、重用LP（低功耗）模式、共享公共模块，从而减少面积、降低功耗/Gbps、在MIPI D-PHY和 MIPI C-PHY之间平滑过渡，并利用MIPI C-PHY功耗/性能/面积（PPA）改进，同时保持与MIPI D-PHY的兼容性。

总结

总之，MIPI C-PHY是一种更复杂、更强大和更高效的PHY，而C-PHY/D-PHY组合在所有方面都更是如此。此外，MIPI C-PHY/MIPI D-PHY组合已在多个节点和代工厂中进行了验证，并已被许多一级SOC、传感器和显示器供应商集成到多个终端产品中。自首次亮相以来，我们已经看到MIPI C-PHY/MIPI D-PHY组合在各种应用中的加速发展，包括移动和移动相邻应用，如VR/AR/MR、汽车、物联网等。

往期推荐

01	连续三年！牛芯半导体再获“中国芯”关键基础支撑优秀产品奖
	▲ 点击阅读

02	牛芯半导体亮相ICDIA 2025展会，斩获“2025中国创新IC-强芯评选”生态贡献奖
	▲ 点击阅读

03	牛芯半导体成功入围2024年度深圳高成长企业TOP100
	▲ 点击阅读

牛芯半导体(深圳)股份有限公司（简称“牛芯半导体”）成立于2020年，聚焦提供IP授权与定制、IP代理服务、依托IP技术为客户提供芯片整体解决方案及芯片设计服务。

牛芯半导体在主流先进工艺布局SerDes、DDR等高中端接口IP，产品广泛应用于人工智能、消费电子、网络通信、数据存储、汽车电子、医疗电子等领域。

未来，牛芯半导体持续响应IP市场需求，适应不断演进的接口技术和日益拓展的接口互联场景，赋能数智时代下的千行百业。

【声明】内容源于网络

牛芯半导体

牛芯半导体，专注于高速互联技术的研发和持续创新，拥有完全自主可控的知识产权，提供全栈式接口IP授权和高速互联芯片的定制方案，赋能芯片国产化；已服务客户超百家，涵盖智能驾驶、人工智能、特种计算等领域，致力成为全球领先的高速互联半导体公司。

内容 96

粉丝 0

牛芯半导体牛芯半导体，专注于高速互联技术的研发和持续创新，拥有完全自主可控的知识产权，提供全栈式接口IP授权和高速互联芯片的定制方案，赋能芯片国产化；已服务客户超百家，涵盖智能驾驶、人工智能、特种计算等领域，致力成为全球领先的高速互联半导体公司。

总阅读84

粉丝0

内容96