技术洞见 | DDR4系统级SI分析：不同S参数提取方式对比分析- 大数跨境

首页

技术洞见 | DDR4系统级SI分析：不同S参数提取方式对比分析

牛芯半导体

2025-12-26

导读：本文转载自系统级SIPI设计与仿真，供学习和研究使用。

本文转载自系统级SIPI设计与仿真，供学习和研究使用。

本文将重点探讨DDR4 SI仿真中如何提取S参数的问题，并对比三种模型提取方法：

（1）引脚级联建模（传统方法是分别模拟主板、插座和DIMM，然后在电路模拟器中级联。该方法优点是可重用相同组件，缺点是忽略了边缘场耦合、TEM模式传播假设及回流路径差异等问题，可能影响精度。）

（2）全模型3DEM建模（提取整个channel的3DEM模型，进行仿真分析。能精确考虑各种RF现象，但仿真时间和资源需求大幅增加。）

（3）TEM模式级联建模（在信号传播为TEM模式的位置进行模型分段和级联，可解决级联引脚建模的部分问题，但定义TEM波导端口难以自动化，需更多设置时间，但总仿真时间比全通道仿真短。）

引脚级联建模

如下图所示将整个channl的不同组成部分分别提取S参数，然后级联在一起进行仿真分析。

在进行DDR SI仿真中，一般情况下通常会采用这种级联方式，以获得整个通道的模型。采用这种方法，有如下几个局限性：

（1）不同部分之间的耦合仅限于通过物理连接引脚的能量传输，边缘场耦合被忽略了，而且在组件接口处通常不存在横电磁波（TEM）模式传播这一事实也被忽略了。如果Break in部分的过孔与插槽引脚与高频分量波长尺度上相差不大，或者Break out部分的过孔靠近MCH封装焊球，这种影响会特别明显。

（2）在单独进行仿真（或测量）时，一个子模型中的回流电流路径可能与各个子模型连接在一起时的回流路径不同：回流电流对数据信号的串扰 NEXT/FEXT是影响眼图张开程度的关键参数。

上图所示为引脚级联模式端口的设置，主板（左下）、DIMM（左上）和插槽（右）的端口定义。PCB的单端端口以下方的GND网络为参考。插槽上的端口以人为参考平面为参考.

全模型3DEM建模

将整个通道包含在一个单一的仿真模型中，并在不进行简化的情况下严格求解麦克斯韦方程组，同时考虑所有关键的射频现象：过孔不连续性、回流路径、各种类型的NEXT/FEXT、引出区域MB过孔与MCH焊球之间的场相互作用、接入区域MB过孔与插槽引脚之间的场相互作用、辐射发射和表面波。虽然这样的模型能提供尽可能高的精度，但它有一个主要缺点：仿真时间和资源需求会显著增加。通过投资合适的计算机硬件（如CPU分布式计算或GPU加速），仿真时间问题或许可以解决，但如果精度不受影响，人们还是希望采用级联方法，避免进行全模型仿真。

下图所示为包含主板、两个插座和两个DIMM的全通道模型（信号网络已突出显示）。同时也展示了波导端口的位置。

TEM模式级联建模

为了解决引脚级联的局限以及全3DEM提取的速度问题，也可以通过如下方式解决：不在组件引脚处进行模型分段，而是在信号路径中距离不连续点多个波长的位置进行划分，在该位置信号以横电磁波（TEM）模式传播。在这种情况下，可以在两个相连子组件的模式相匹配的位置进行级联。如果该接口位于带状线区域，由于场被限制在两个接地平面之间，因此无需担心边缘场的问题。然后，这两个子部分可以像下图所示的那样，在电路模拟器中连接在一起。

这种方法的缺点是，设计人员需要投入更多的设置时间，因为定义此类TEM 波导端口很难实现自动化。示例中，将通道划分为两个部分，一个部分包含 DIMM、插槽以及主板的一小部分，另一个部分包含主板的其余部分。TEM 模式端口如下图所示：

DDR4通道两个子部分接口处的单端TEM模式

虽然这种方法需要更多的设置时间，但与全通道仿真相比，总仿真时间会显著缩短，而且不会引入引脚级联带来的问题。

三种模型提取方式的对比

三种提取方式插入损耗的对比如下所示：

从单端插入损耗结果来看，TEM级联模型和全模型在11GHz以下匹配得非常好。在该频率范围内，二者曲线几乎重合，这意味着它们对信号在通道中传输时的插入损耗评估相近。而引脚级联模型在3GHz以上就出现了明显差异，其插入损耗曲线与前两者不同。这表明引脚级联模型在高频段对插入损耗的模拟不够准确，无法像TEM级联模型和全模型那样精确反映信号传输的损耗情况。

仿真眼图对比：

在2.933GBps写周期、两个插槽都插入双列（2R_2R配置：“R”代表列）DIMM的情况下，使用全3DEM模型时，2.933GBps写周期情况下的眼图如下所示。Victim数据的眼图张开度为160ps，DQS信号抖动为65ps，与 SDRAM眼图模板（0.275UI/130mV，地弹建模为Rj-MCH = 0.01UI）相比，裕量仅为+1.5ps。

TEM级联模型对应的眼图如下图所示，Victim数据的眼图张开度为164ps（与全模型仅相差4ps），DQS信号抖动为72ps（与全模型相差7ps：这 7ps是由于数据信号超过上图中的1V电平，信号更强导致的）。使用 0.275UI/130mV眼图模板计算出的裕量为负值（-1.5ps）：与全模型相比，裕量差值为3ps，在我们可接受的±5ps差值标准范围内。

下图所示为使用引脚级联模型（进行端口去嵌处理）在2.933GBps写周期 2R_2R情况下的眼图，Vitcim数据的眼图张开度为165ps（与全模型相差 5ps），DQS信号抖动为72ps（与全模型相差7ps）。使用 0.275UI/130mV眼图模板计算出的裕量为负值（-0.5ps）：与全模型相比，裕量差值为2ps，仍在±5ps的可接受差值范围内。

由于这三种模型提取方法得到的时序裕量都在±3ps的公差范围内，因此除了查看计算出的裕量外，我们还需要观察误码率（BER）等高线的形状。通过比较下图中的BER等高线，我们得出结论：TEM级联方法与全模型最为接近，而全模型的仿真时间为3天，TEM级联模型仅需半天。TEM级联模型产生的数据信号略强，能达到1V/0.8V电平，而全模型的数据信号则稍弱，达不到该电平。引脚级联模型的BER等高线形状与全模型不同，这证明该模型忽略了MB - PCB 接入 - 插座 - DIMM - PCB过渡处不连续点的强场相互作用。因此，我们建议运行时间仅需四分之一天的引脚级联模型仅在布局前设计阶段使用，而在布局后阶段，我们需要使用TEM级联模型，以提供与全模型BER等高线更接近的结果。

全模型、TEM级联模型和引脚级联模型的眼图比较

往期推荐

01	连续三年！牛芯半导体再获“中国芯”关键基础支撑优秀产品奖
	▲ 点击阅读

02	牛芯半导体亮相ICDIA 2025展会，斩获“2025中国创新IC-强芯评选”生态贡献奖
	▲ 点击阅读

03	牛芯半导体成功入围2024年度深圳高成长企业TOP100
	▲ 点击阅读

牛芯半导体(深圳)股份有限公司（简称“牛芯半导体”）成立于2020年，聚焦提供IP授权与定制、IP代理服务、依托IP技术为客户提供芯片整体解决方案及芯片设计服务。

牛芯半导体在主流先进工艺布局SerDes、DDR等高中端接口IP，产品广泛应用于人工智能、消费电子、网络通信、数据存储、汽车电子、医疗电子等领域。

未来，牛芯半导体持续响应IP市场需求，适应不断演进的接口技术和日益拓展的接口互联场景，赋能数智时代下的千行百业。

【声明】内容源于网络

牛芯半导体

牛芯半导体，专注于高速互联技术的研发和持续创新，拥有完全自主可控的知识产权，提供全栈式接口IP授权和高速互联芯片的定制方案，赋能芯片国产化；已服务客户超百家，涵盖智能驾驶、人工智能、特种计算等领域，致力成为全球领先的高速互联半导体公司。

内容 0

粉丝 0

牛芯半导体牛芯半导体，专注于高速互联技术的研发和持续创新，拥有完全自主可控的知识产权，提供全栈式接口IP授权和高速互联芯片的定制方案，赋能芯片国产化；已服务客户超百家，涵盖智能驾驶、人工智能、特种计算等领域，致力成为全球领先的高速互联半导体公司。

总阅读0

粉丝0

内容0