2025.02
漏电断路器关键电路设计与实验优化策略
作者：张启东 西安电子科技大学 集成电路学部 副教授
西安矽源半导体有限公司 总经理
1
简介
漏电断路器因所处的供电节点不同，对漏电特性的要求也不同，因而对应着不同的国家或行业标准。国家标准方面，如：GB/T 16916，GB16917，GB/T 37751，GB/T 6829，GB/T 22794，GB/T 28527，GB/T20044 等等，及相关行业标准，如JB/T 8979, JB/T10494等等，而这些标准大多参考IEC、ISO、ITU等国外标准而设定。这些标准对漏电保护器的漏电流大小、漏电流最小不关断延时，最大延时，浪涌，群脉冲等等特性及实验方法做了约束。
图1 天正电气的漏电保护器产品
自2015年矽源半导体进入低压电器行业以来，在漏电保护芯片方面已经涵盖了AC型、AC+S型、A型、A+S型、A+6型、B型等等，满足大部分客户的基本要求。在与客户的技术交流过程中，常常出现的问题是，降压电阻值如何选取、可控硅选型与什么有关、输入滤波电容不清楚如何设置、反延迟如何设置、最小不驱动时间如何设置、浪涌过不了如何解决、反进线或下进线如何实现等问题。本文章将围绕客户的关注点进行分析介绍。
2
输入滤波电路设计
漏电保护器基于M54123L芯片的产品采用的单端滤波结构，如图2所示。这种方案对于单向的干扰信号具有一定的抑制作用，但是对于双向及电磁干扰的抑制能力较差，容易出现误跳问题。
图2 基于M54123L的漏电方案
为了解决电磁干扰和双向干扰问题，业界开始采用差分滤波方案，如图3所示。
图3 漏电断路器互感器电流差分采集
差分采集部分包含互感器浪涌抑制双向二极管、采集电阻、滤波电阻和滤波电容，其中困扰工程师的问题是滤波电阻和滤波电容如何选择，本文将从理论和仿真方面做一个基本的介绍。图4和图5给出了互感器输出采样端到漏电芯片输入端口的滤波公式和波形（不考虑等效输入共模电阻）。
图4 差分输入网络公式推导
图5 差分输入网络的波特图
图6 矽源半导体漏电芯片等效共模电阻
我们采用图6的电路进行详细分析。图中包含了互感器与采样电路之间存在的寄生电容，以及考虑芯片中的输入共模电阻，从而可以更精确的对干扰网络进行分析。
当不存在漏电流时：
a. 静态状态：输入端口的差分电压VIN1-VIN2 = 0，输入端口的共模电压VIN1 = VIN2= VCOM，且VS1=VS2=VCOM；
b.动态状态：动态状态：VIN1=VIN2=VCOM×[1/(RCOM×CC×S +1)]；
c. 互感器干扰状态：Ccpx耦合进入芯片输入端口的电荷，被CC电容与Rfilt电 阻形成的低通滤波器滤除，-3dB极点为1/(Rfilt×Cc)。当Ccp1和Ccp2电容大小不一致时，耦合产生不同同样会形成“假”漏电流（电网电压杂波干扰较大时容易出现此现象），引起产品误跳，因而需要选择合适的-3dB极点值，用于滤除干扰。
当存在漏电流时：
输入差分电压经过滤波网络在芯片输入端口产生如图4的差分电压：
图7 幅度1Vp-p,频率1KHz输入信号
经过滤波后的波形
图8 幅度1Vp-p,频率20KHz输入信号
经过滤波后的波形
3
延时时间设计
图10 比较触发积分电反延时设计
图11 最小不驱动时间产生电路
（a）传统电阻降压 （b）专用供电芯片
图12 漏电芯片供电方案
4
可控硅和高压MOS驱动设计
图13 电压驱动型原理与电路
电流驱动型：
BJT，SCR等器件属于流控型器件，通过控制基区少数载流子的运动（微小电流变化），在电场的作用下形成发射区和集电区之间大量电子和空穴的流动，如图14所示。
图14 电流驱动型原理与电路
可控硅器件的工作分导通与关断，如图15和图16所示：
可控硅的导通，通过触发Q2工作，从而引起Q1的工作，之后形成Q1和Q2的正反馈过程。保证工作的条件：1. 驱动电压：>VTRIG；2.驱动电流：>ITRIG。
图15 可控硅的导通
可控硅的截止有三种方法：
1. 在工作后断掉电流导通通路，并将GK电压拉低；
2. 将A端和K端拉成一个电平，并保持一段时间；
3. A端拉负压，将可控硅反偏工作，在一段时间内使导通电流消失的状态。
图16 可控硅的关断
漏电保护中的可控硅选型考虑：
目前市面上常用的可控硅ITRIG电流从20uA ~ 50mA, VTRIG电压最大1.3V，如图17所示；驱动的选择直接由可控硅的驱动电流决定，同时芯片的供电状态决定了驱动的正常工作。对于两相漏电保护器，大多数采用性价比较高的100-8 型号，这种可控硅的最大触发电流为200uA 左右。
图17 常见可控硅型号和触发电流
漏电保护器中采用成本较低的电阻降压方式，电阻R1的大小与RCD芯片自身的功耗以及可控硅的ITRIG电流有关。驱动部分采用压控和流控两种方式，如图18所示。
图18 电阻降压可控硅驱动方式
图19 可控硅电流驱动方式
电压驱动细节分析：
电压模式，采用恒压来驱动可控硅工作，驱动电流大小由器件导通特性决定，如图20所示。
优点：
-
1.驱动能力强，可以适应多种ITRIG电流的可控硅； -
2.压摆率大，驱动上升和下降时间快，驱动延迟小。
缺点：
在电阻降压型供电时，需要增加限流电阻或者采用其他稳压源供电。
图20 可控硅电压驱动方式
无论是电压驱动还是电流驱动，研发人员设计时需要关注VS供电部分的稳定性，因为芯片供电不稳定会造成芯片复位而无法充分实现脱扣器的正常脱扣。
5
反进线与下进线问题
1.反进线
当前大部分的漏电产品，供电由负载端提供，当漏电触发后，断路器断开，此时漏电监控系统将失去电源，这种应用要求用户完全遵守进线与出线不能出现错误连接时。如果用户将进线接到漏电保护器的出线端，此时当发生漏电时，断路器脱扣，但是漏电检测系统的电源仍然存在，此时对于传统未做处理的漏电系统，可控硅会一直接通，将脱扣线圈烧毁，同时伴随可控硅烧毁的情况。
2. 下进线
漏电保护器产品的一种应用场景是负载端是光伏或者储能设备，当发生漏电时，漏电断路器断开，但是储能或者光伏设备会出现反向供电，此时漏电监控系统仍然有电。这时的状态与反进线一样，区别是这个反向电压是直流电，对于可控硅这种器件，很难关断，从而造成脱扣线圈和可控硅烧毁。
针对反接线与下进线问题，国矽微半导体提出的有限脉冲驱动策略（专利号： CN01922165706.4/CN01922167285.9）解决了可控硅及MOS应用中的问题。
当检测到漏电信号时，且漏电一直存在，可控硅或高压MOS驱动端（OS）将输出1~N次占空比为：30ms:100ms的控制信号，用于确保机构故障时不出现炸机问题。
图21 有限个数脉冲驱动
针对可控硅直流供电时的关断问题，国矽微半导体提出了一种专利策略（CN202010555350.X）
图22 国矽微半导体直流供电可控硅关断专利
6
浪涌特性设计优化
浪涌和群脉冲是漏电断路器产品研发中非常重要且经常遇到问题的两项测试，特别是浪涌。浪涌问题的解决不仅与器件有关，而且与PCBA的布局布线关系密不可分。不只是线路连接的问题，更多的要考虑瞬态高压或高电流产生的di/dt和dv/dt问题。常用的抑制方法是增大压敏的抑制能力或在浪涌通路中增加抑制电阻等策略，但是这种策略需要更多的PCB空间，对于对空间要求更高的产品需要寻找其他更合适的策略。
对于可控硅作为脱扣触发器件，在L/N线增加压敏电阻后，常采用脱扣线圈的大电感值来滤除浪涌脉冲对控制系统的影响。但是针对不同的应用场景，脱扣线圈的电感值变化范围较大，对浪涌电流的抑制会随着电感值的减小而减弱，常用的成本最低的解决办法如图23所示，在脱扣线圈之后增加一个压敏电阻。
图23 可控硅方案浪涌性能优化方案
对于采用MOS晶体管作为脱扣触发器件，因MOS器件属于压控器件，在脱扣触发器件，需要较大的瞬态能量和持续时间，因而大部分应用不能将脱扣线圈放在最前方，因为脱扣期间会造成控制芯片供电不足而不断复位，出现振铃型干扰信号。通常将脱扣线圈放到MOS驱动支路，且在驱动MOS上并联压敏电阻，以吸收浪涌能量而不会损坏MOS器件，如图24所示。
图24 MOS方案浪涌性能优化方案
7
矽源半导体漏电产品方案
图25 基于SS54123A的全桥整流1P+N方案
图26 基于SS54123A的半波整流1P+N方案
图27 基于SS54123H的全桥整流1P+N方案
图28 基于SS54123H的半波整流1P+N方案
图25-28可用于2P产品，且图25-26中的SS54123A改为SS54123实现电平驱动模式。
采用SS54123、SS54123A、SS54123F、SS54123B、SS54123H、SS54123E等可实现3P/4P方案，如图31和32所示。
针对下进线应用，这里介绍一款高频漏电抑制的节能控制方案，如图33所示。
高压智能产品，主要的瓶颈是高压供电，特别是交流输入电压高于600VRMS时，因为SS820XB系列最高芯片耐压900V，对于浪涌等实验，残压会高于1000V，为此矽源半导体开发了高压快速供电套片，由OSM2N150，SS820D，SS820XB和OSMD015N150等核心器件实现。其他漏电部分的检测与控制与前面介绍的5种方案类似，同时此供电方案配合单片机可实现不同应用场景的智能检测与控制方案。
图37的高压供电方案适合直流和交流输入，两种输入情况下，整个电源的效率及发热均在可控的范围内。
图38的供电方案适合于交流输入应用，在高压输入时，2N150工作在交流预稳压状态，当输入电压高于稳压二极管（D19）电压时，2N150对VAC_L_CAP提供一个钳位电压，此时2N150工作，会产生发热；当输入电压低于D19的稳压值时，VAC_L_CAP跟随输入，2N150发热忽略不计，整个过程中，2N150的发热与输出负载关系密切。
以上方案汇总表如下：
产品类型
|
矽源芯片
|
触发类型
|
方案类型
|
1P+N/2p产品
|
SS54123
|
电平触发
|
全桥/半波整流
AC型漏电方案
|
SS54123A、SS54123H
|
脉冲触发
|
||
2P产品
|
SS54123C+ SS550
|
脉冲触发
|
节能型A型漏电方案
(静态功耗小于50mW)
|
SS54123E+SS540S
|
脉冲触发
|
节能型A型漏电方案
(静态功耗小于75mW)
|
|
3P/4p产品
|
SS54123F+SS550
|
脉冲触发
|
AC+S型3P节能漏电方案
|
SS54123B+SS550
|
A+S型3P节能漏电方案
|
||
下进线产品
|
SS4125B+SS550
|
脉冲触发
|
4P下进线节能控制方案
|
SS4126B+SS550
|
3P可控硅关断型
下进线节能控制方案
|
||
4p智能
产品
|
SS4125B+SS4450B+SS820X
|
脉冲触发
|
低压脱扣器4P AC型
下进线节能智能方案
|
SS4127+SS4450B+SS820X
|
低压脱扣器4P A型
下进线节能智能方案
|
||
输入高压
智能产品
|
OSMD015N150+SS820D+OSM2N150
|
-
|
高压快速交直流供电
|
SS8201B+OSM2N150
|
-
|
高压快速交流供电
|