1、发展概况
1.1 发展历程
硅平面工艺技术的开发为电力半导体器件和集成电路制造工艺技术奠定了基础，不仅促进了晶闸管和双极型集成电路的出现和发展，而且也是MOS场效应晶体管和MOS集成电路诞生的必要和重要条件。1957年研制成功第一只晶闸管，1958年研制成功第一块双极型单片集成电路（IC），1962年后相继诞生MOS场效应晶体管和MOS集成电路。从此半导体工艺技术向两个分支发展：一是向高电压、大电流方向发展，形成分立的半导体器件，如20 世纪60年代发展各种派生晶闸管，包括双向晶闸管、逆导晶闸管、门极关断晶闸管，70年代初期开发的功率MOSFET、80年代出现的绝缘栅双极晶体管（IGBT）、90年代末出现的由 GTO和MOSFET复合器件，包括发射极关断晶闸管、MOS关断晶闸管及集成门极换流晶闸管（IGCT）；二是向高集成度的集成电路方向发展，形成功率集成电路（PIC）。由于单片集成减少了系统中元件、互连及焊点数目，不仅提高了系统的可靠性与稳定性，而且减少了系统的功耗、体积、重量及成本。由于70年代初的功率集成器件主要为双极型晶体管，所需的驱动电流大，驱动与保护电路复杂，所以PIC的研究并未取得实质性进展。直到80年代，由MOS栅控制、具有输入阻抗高、驱动功耗低、易保护等特点的新型功率MOSFET及IGBT 出现，使驱动电路简单化，且容易与功率器件集成，因而带动了PIC的迅速发展，但复杂的系统设计和昂贵的工艺成本限制了PIC的应用。随着双极互补MOS（Bipolar CMOS，BiCMOS）集成电路及双极-互补MOS-双扩散MOS（Bipolar-CMOS-DMOS，BCD）工艺相继出现，于90年代发展了智能功率集成电路（SPIC），将检测、驱动及自保护电路与功率器件集成在一起，使PIC的功能得到显著改善。
1.2发展趋势
半导体工艺的发展趋势之一是将分立器件制造工艺和集成电路制造工艺相结合，并相互促进共同发展。在超结MOSFET、IGBT和IGCT等新型器件结构中，都采用了浅结、薄片、大尺寸及精细的加工技术，具有大功率分立器件和集成电路制造工艺的共同特征。为了提高器件工作频率，不仅要对其n基区或漂移区厚度、少子寿命及阳极（或集电极）发射效率进行精确控制，同时要求多个单元或元胞）的工艺一致性高。为了降低芯片损耗、提高器件可靠性，除了采用了薄片工艺外，新材料（如SiC、GaN及SOI衬底）、新工艺（如硅-硅直接键合技术）及先进的寿命控制技术也逐渐用于新型电力半导体器件的制造。在PIC芯片的制作中，也采用类似于分立器件中的三维超结（SJ）技术和局域寿命控制技术，以降低横向高压器件的导通损耗和开关损耗。制作SJ所用的离子注入和刻蚀工艺与制作PIC的BCD工艺完全兼容。BCD作为一种先进的单片集成工艺技术，是目前电源管理、显示驱动、汽车电子等PIC制造工艺的最佳选择，仍将朝着高压、高功率及高密度三个方向发展，并且BCD工艺与SOI 技术相结合是一个非常重要的技术趋势。
半导体工艺发展另一趋势是封装技术逐渐由焊接式向压接式发展，不论是单管封装，还是模块封装，均可采用压接式结构，可以有效缓解封装材料与芯片间的热机械应力，提高器件的可靠性。同时，为了降低单片功率集成电路的技术难度，将IGBT芯片和驱动电路、保护电路以及检测电路等通过DBC基片集成在一起形成智能功率模块（IPM）；为了提高大功率器件（如GTO或GCT）的可靠性，并减小其体积、重量，将大功率器件与其驱动电路中的MOS管、大电容等通过压接封装集成在一个封装体内，再通过印制电路板与驱动电路集成形成组件。
2、衬底材料制备技术
2.1硅衬底
1、直拉单晶
在拉制过程中，籽晶的转动速度、提拉速度及温度分布应严格控制。由于熔硅中的碳（C）与石英坩埚（SiO2）会发生反应生成一氧化碳（CO），受热对流影响而使CO不易挥发，导致直拉单晶中的碳（C）、氧（O）含量高达1018 cm-3。为了抑制热对流，减小熔体中温度的波动，在生产中通常采用水平磁场或垂直磁场等技术。在磁场的作用下，熔硅与坩埚的作用减弱，使坩埚中的杂质较少进入熔体和晶体，从而制成磁控直拉单晶（MCZ）。MCZ减小了杂质进入，降低了晶体的缺陷密度，提高了晶体纯度和杂质分布的均匀性。
2、区熔硅单晶
利用区熔法生产4～6in（ϕ100～150mm）小直径的硅单晶比较成熟，制作8in（ϕ200mm）以上的硅单晶尚有困难。所以，区熔单晶具有电阻率高、直径小等特点，适用于制作2kV左右的分立器件。
为了提高区熔单晶的均匀性，需采用中子嬗变掺杂（Neutron Transmutation Doping， NTD）法来改善其电阻率的均匀性。
3、硅外延衬底
为了获得良好的外延层质量，在外延生长之前需进行原位清洁处理，并要求在高温下进行外延生长。所以，在外延层生长的高温过程中，新生长的外延层和衬底之间会发生对流扩散，导致两者之间的掺杂浓度分布并非突变结分布，而存在一个杂质缓变分布的过渡区。
外延层性能优于本体单晶材料，如O、C含量低，表面损伤小，避免了硅中氧化物的沉积，有利于提高少子寿命，减小器件的漏电流。
在n+衬底上外延生长一薄层n-硅层制成n-/n+延片，可用于制作快恢复功率二极管、高频功率双极型晶体管及功率MOSFET。有源区在n-外延层内，n+硅衬底用作机械支撑层和导电层，以降低集电极（或漏极）的串联电阻。在p+衬底上外延生长一薄层的n-硅层制成n-/p+外延片，可用于制作PT-IGBT或功率集成电路（PIC）。在外延层上，通过p型杂质深扩散或氧化物沟槽，很容易实现PIC中元器件间的隔离。采用n-/n+或n-/p+外延片制作的功率器件和功率集成电路，可显著提高电路开关速度，并降低α粒子引起的软误差。
2.2 SOI衬底
1、材料特点
SOI衬底采用三明治结构，根据顶层硅膜的厚度和掺杂浓度不同，可分为厚膜SOI材料和薄膜SOI材料。厚膜SOI材料是指顶层硅膜厚度大于2Xdmax（Xdmax为最大耗尽区宽度），可达几十微米，正面、背面耗尽区之间不相互影响；薄膜SOI材料是指硅膜厚度小于Xdmax，只有几个微米甚至更小（0.25μm），硅膜可全部耗尽而不取决于背栅电压。中等膜厚SOI材料是处于厚膜和薄膜之间的SOI材料，其膜厚和掺杂将对SOI器件击穿电压产生影响。
在PIC中，采用SOI材料与体硅材料相比，有以下特点：一是可以有效地实现高、低压器件之间的隔离，彻底消除电干扰，简化器件设计，便于集成不同的电路和器件；二是可用于制作耗尽型器件，漏电流小，栅压对漏电流的控制能力强，亚阈值斜率较小，可获得更好的频率特性；三是可用于制作在辐射、高温、低温等恶劣环境中工作的器件；四是SOI基 PIC的隔离区面积小，可以节约芯片面积，减小寄生电容。
2、SOI衬底制备方法
（1）注氧隔离技术
用能量为（150～200）keV、剂量为1.8×1018cm-2的O+注入到硅衬底中，在1300℃高温以上经5～6h退火后，在硅表面以下形成几百纳米的埋氧层，从而形成有三层结构的SOI材料。与注氧退火形成埋氧层一样，也可以进行注氮隔离（SIMNI），即用能量为（160～200）keV、剂量为1.1×1018 cm-2的氮离子（N+）注入到硅衬底中，经退火形成绝缘层为氮化硅（Si3N4）的SOI结构。
表1 SOI衬底材料的制造技术
（2）多孔硅氧化全隔离（FIPOS）技术
在多孔硅（内部含有许多空洞的单晶硅）上先生长常规的单晶硅；然后通过腐蚀顶层硅达到多孔硅层，再对隐埋的多孔硅层进行等厚的阳极氧化而形成埋氧层。该技术需要用分子束外延（MBE）或等离子体化学气相淀积（PECVD）来精确控制单晶硅膜的生长，成本较高，现已用于大规模集成电路及薄膜SOI基器件的制备
（3）硅-硅直接键合（SDB）技术
将两片已经生长氧化膜的硅片进行键合，然后通过抛光和腐蚀进行减薄，从而形成SOI衬底材料。与前两种制备方法相比，采用SDB技术制备的SOI材料有很多优点：一是工艺简单，不需要大型的复杂设备，故成本低，适合大规模生产和应用；二是埋氧层是由热氧化生成的，厚度和质量好，不会出现针孔现象；三是顶层硅是原单晶硅片的一部分，缺陷密度小，质量高，且厚度由减薄和抛光工艺决定。