IGBT的设计
IGBT的设计主要是处理好饱和电压与关断损耗及短路特性之间的两对矛盾。这些特性与IGBT的纵、横向结构密切相关。
1、纵向结构的设计
1.1结构参数对特性的影响
n-漂移区厚度设计需要综合考虑阻断特性、导通特性及关断特性。n-漂移区掺杂浓度设计只需考虑阻断特性即可。适当降低n-漂移区的掺杂浓度，并通过阻断电压UBR与饱和电压UCE（sat）及关断时间toff协调来确定其厚度。PT-IGBT 结构中n-漂移区的设计与FS-IGBT结构的设计完全相同，但与NPT-IGBT结构的设计不同。
p基区的设计必须考虑阈值电压、沟道长度及闩锁效应。p基区厚度为p基区结深与n+发射区结深之差。适当增加p基区的厚度，会提高阻断电压，但同时会导致沟道长度增加。p基区的掺杂浓度越高，横向电阻RB越小，有利于抑制闩锁效应，但会导致阈值电压增加。 p基区宽度和厚度的设计需要在阈值电压UT、沟道长度L及阻断电压等之间进行折中考虑。
n+发射区尺寸太宽，会导致p基区的横向电阻RB增大，容易诱发闩锁效应，最小尺寸又受制于光刻精度。在满足光刻精度要求的前提下，应尽可能减小n+发射区横向尺寸。
n 缓冲层或nFS层的设计不同，但都需要在阻断电压和饱和电压之间进行折中。n缓冲层厚度较薄、掺杂浓度较高，不仅要压缩n-漂移区的电场，还要阻挡集电区的空穴注入。 通常n缓冲层的厚度约为10μm，掺杂浓度约为1×1017cm-3。nFS层的掺杂浓度较低，对集电区的空穴注入没有影响，只是压缩n-漂移区电场的作用。根据阻断电压的不同， nFS层厚度约为2～20μm，掺杂浓度约（1×10 15～1×1016）cm-3。FS层厚度增加，阻断电压稍有上升， 且漏电流会减小。
p+集电区的设计要考虑器件结构。PT-IGBT的p+是衬底，高掺杂浓度且很厚，需要进行减薄。NPT-IGBT和FS-IGBT的p+区是利用离子注入形成的，厚度较薄且为中等掺杂。 因此p+的设计需要在关断速度和饱和电压之间进行折中，通常厚度为（2～6）μm，掺杂浓度为（1×1018～1×1019）cm-3。
为了协调饱和电压与关断速度之间的矛盾，需限制n-漂移区厚度，并通过减薄芯片厚度，或者引入低掺杂浓度透明集电区来降低集电极的注入效率。PT-IGBT还可采用局部少子寿命来改善注入效率。为了协调饱和电压与短路特性之间的矛盾，可减薄芯片厚度，或者引入低掺杂浓度的nFS层。从降低IGBT的开关功耗和提高短路能力方面考虑，采用nFS设计的薄片工艺较好。
1.2耐压结构选取
如果n-漂移区的厚度和掺杂浓度都相同，则采用PT型结构设计的阻断电压最高，NPT型结构设计的阻断电压最低。
1.3 n辅助层的设计
为了在通态特性和阻断特性之间获得折中，需要合理地设计n辅助层的掺杂浓度（或剂量）与厚度。
图1a给出了HiGT的n空穴势垒层（HBL）掺杂剂量Qs对其饱和电压和击穿电压的影响。可见，饱和电压UCEsat随Qs增加线性下降，当Qs大于1×1012cm-2时，饱和电压很低，但击穿电压急剧下降。图1b所示为3.3kV IGBT与HiGT在125℃高温时的输出特性测量曲线。可见，在50A的集电极额定电流下，HiGT的UCEsat为3.7V，而平面栅IGBT的UCEsat为5.0V。对3.3kV的HiGT结构，当HBL的掺杂剂量控制在1012cm-2以下时，可保证HiGT同时拥有低的饱和电压和较高的阻断电压。
图1 HiGT的关键特性参数与与HBL层掺杂剂量的关系及输出特性曲线
2、横向结构的设计
横向结构包括有源区与结终端区。有源区的设计包括元胞图形、元胞间距或栅极宽度及栅间距。
2.1元胞图形
选用正六边形时，UCEsat最小，但p基区横向电阻RB最大，故抗闩锁能力最弱。选用条形时，Ron最大，导致UCEsat最大，但RB最小，抗闩锁能力最强，并且采用条形元胞可获得较好的阻断电压UBR和UCEsat之间的折中关系。对于平面栅结构，由于方形元胞结构简单，因此实际中常用方形元胞。对于沟槽栅结构，由于正方形元胞沟槽栅拐角处的电场过于集中，不利于提高器件的阻断电压，因此常用条形元胞。
图2 采用方形元胞和条形元胞的IGBT
2.2平面栅结构
（1）栅极宽度的设计 对平面栅结构而言，多晶硅栅极宽度由p基区间距和p基区的横向结深决定。减小栅极宽度有利于提高阻断电压，同时可以提高沟道密度，增大器件总沟道宽度，从而降低饱和电压。
（2）栅间距的设计 栅间距sG是指多晶硅窗口的宽度，由n+发射区和p基区欧姆接触孔尺寸WE以及栅-射极间的场氧化层厚度决定。栅间距与IGBT的雪崩耐量有关。栅间距越宽，pn结面积越大，发生雪崩的面积越大，雪崩耐量越高。
（3）元胞宽度（或元胞间距）的设计 元胞宽度Wcell等于栅极宽度WG与栅间距sG之和。有源区的设计主要考虑元胞宽度（即栅极宽度与发射极窗口宽度之和）及栅极宽度与发射极窗口宽度之比（即WG/WE）。WG/Wcell越小，栅-集极电容越小；WG/WE越小，饱和电压虽越大，但阻断电压越高，饱和电流越低。所以，适当减小栅极宽度或增加栅间距，有利于提高IGBT的工作频率、短路能力及雪崩耐量。
2.3沟槽栅结构
采用沟槽栅对降低NPT-IGBT的饱和电压很有效。沟槽栅IGBT的饱和电压低（比平面栅低约30%），并且由于其n+发射区横向尺寸比平面栅更小，所以闩锁电流容量比平面栅的高；同时由于存在沟槽，导致其栅漏电容较大（约为平面栅的3倍）。沟槽宽度越窄，沟道密度越高，越有利于提高电流容量，但沟槽的深宽比受刻蚀工艺的限制。
（1）元胞间距的设计 沟槽栅结构元胞间距是指相邻两个沟槽栅中心之间的距离，会影响饱和电压和抗短路能力。元胞间距越小，饱和电压越高，器件承受短路电流的持续时间就越短，不利于提高抗短路能力。但元胞间距太宽，会导致器件的饱和电压增加，元胞间距的设计要兼顾器件的短路特性和通态特性。
（2）栅间距设计 栅间距是指两个沟槽之间的台面宽度，由元胞间距和沟槽宽度决定。当沟槽宽度一定时，元胞间距越小，栅间距也越小。采用宽栅距可获得较低的饱和电流，有利于改善器件的短路能力，但不利于降低通态功耗。
（3）虚拟元胞设计 虚拟元胞数目会直接影响IEGT的通态特性。设计的关键是确定虚拟元胞数占总元胞数的比例或者p基区的接触比。 虚拟元胞数越多，p基区接触比越小，发射极侧的载流子浓度就越高，说明电导调制的范围就越大，器件的通态特性就越好。为了获得较强的IE效应，虚拟元胞数与正常元胞数之比约为1:3，并与元胞尺寸和沟槽深度有关。
（4）浮置区的设计
图3采用三种不同P浮置区的T-IGBT元胞结构比较
图4 击穿电压及开关过程中阳极电压上升率与归一化元胞宽度的关系
如图3a，在普通T-IEGT结构中,p浮置区（A 点）的电位很低，会吸引部分空穴电流，使得沟槽栅下方集中的空穴电流较小；如图3b由于无p浮置区时，A点的静电位较高，空穴电流会集中在沟槽栅下方，容易形成低阻的p沟道，使得开通期间栅-射极电压UGE上升变慢。如图3c由于深p浮置区远离沟槽栅，A点的静电位较低，吸引的空穴电流较多，使得沟槽栅下方的空穴浓度高于普通T-IGBT结构的。
有p浮置区时，UBR较高，几乎不随元胞宽度变化；同时duCE/dt较高，并随元胞宽度增加而增加。去掉p浮置区虽会大幅度减小duCE/dt，但同时会导致击穿电压下降；而采用分离的深p浮置区，不仅可以提高击穿电压，并且有利于减小T-IEGT关断过程中的duCE/dt，可使T-IEGT有较低的功耗、更高的可靠性及低EMI噪声。
3、防闩锁的设计
由于空穴电流横向通过p基区时会引起闩锁效应，所以在设计时必须加以考虑。为了有效地控制p基区横向电阻及其所流过的空穴电流的大小，可采用p+深阱区、p++浅基区、条形元胞、多重短路元胞及少子旁路结构等来实现。
图5 具有p+深阱区、浅基区的IGBT结构示意图
（1）p+深阱区与p++浅基区的设计 通过减小p基区横向电阻RB，提高IGBT闩锁电流的容量。p+深阱区的设计必须在不影响器件阈值电压的前提下，提高p基区掺杂浓度；在不影响阻断电压的前提下，增加p+深阱区的深度。p+深基区和p++浅基区都远离沟道，因此对阈值电压UT没有影响。
图6 具有多重表面沟道短路元胞（MSS）的IGBT结构示意图
（2）多重短路元胞设计 通过减小流过RB的空穴电流来抑制闩锁效应。多重表面沟道短路元胞是在表面发射区沿沟道宽度方向增加了沟道p+短路区，为空穴提供了直接流向发射极的通路（相当于部分少子空穴被旁路），于是减小了流过横向电阻RB的空穴电流。
图7 元胞图形结构对横向电阻及闩锁电流的影响
图7给出了元胞图形对p基区横向电阻RB与闩锁电流密度的影响。随p+基区深度的增加，RB均减小。相比较而言，采用MSS元胞设计的RB最小，条形元胞次之，方形元胞的RB较大，故MSS元胞的闩锁电流密度最大。由于p+基区深度过大会影响阻断电压，所以设计时要综合考虑。在保证不发生闩锁效应的前提下，适当减小p+基区深度以提高阻断电压。