功率器件工程师笔记——功率MOSFET结构、I-U特性及参数

一、功率MOSFET的结构类型及特点

     根据栅极结构的不同，可分为平面栅（Planar Gate）、沟槽栅（Trench Gate）及沟槽-平面栅（Trench - planar Gate）结构。根据耐压结构的不同，可分为普通的功率MOSFET和超结MOSFET。

1.1基本结构

      图1  功率MOSFET元胞的基本结构类型

1、VVMOS结构

     占用芯片的表面积小，每个V形槽对应两个沟道，通过增加元胞数量，可提高电流容量。但是，由于V形槽底部存在电场尖峰和电流集中效应，使其击穿电压难以提高。

2、VUMOS结构

      相同面积芯片上可制作出更多的元胞，有利于提高电流容量。但当击穿电压较高时，n-漂移区较厚，导致其导通电阻较大。

3、EXTFET结构

      可获得超低的导通电阻。深宽比较大时，沟道密度增大，但工艺难度和成本也随之增加，且 U形深槽会导致击穿电压下降，工艺成本增加。所以，EXTFET结构只适合低电压、低功耗的应用场合。

4、纵向双扩散MOSFET结构

      VDMOS，不受光刻精度限制。元胞尺寸较大，元胞数目减少；由于电流通路中存在结型场效应晶体管（JFET）区，其电阻R_J较大。

5、TPMOS（Trench - Planar MOSFET）

     消除了JFET区，可显著减小器件的导通电阻；浅沟槽可将p体区结弯曲处的高电场转移到沟槽拐角处改善器件的击穿特性，并有效地避免了栅极宽度对器件击穿电压的影响；导电沟道仍然在芯片表面，便于阈值电压调整， 制作工艺也与VDMOS相兼容。但增加了寄生的栅漏电容，导致其开关特性和频率特性变差。

1.2横向结构

      ALL元胞不仅可以有效地避免边、角区域的球面结效应，降低pn结曲率半径和峰值电场，有利于提高器件的击穿电压，同时还具有较小的栅漏交叠电容，可提高器件的工作频率， 故ALL元胞优于其他元胞图形。但因ALL结构比较复杂，故常用的元胞图形是方形和正六边形。

      图2 功率MOSFET的元胞与阱区图形

     图3 功率MOSFET的3D元胞结构

二、功率MOSFET的工作原理与特性

2.1等效电路

      图4 功率MOSFET的寄生参数、等效电路及电路符号

      有一个寄生的npn晶体管外，还有一些寄生电容和电阻。寄生电容包括栅-源电容C_GS、 栅-漏电容C_GD、漏-源电容C_DS，寄生电阻包括多晶硅栅极电阻R_G、npn晶体管的p体区横 向电阻R_B及n-漂移区电阻R_D。当VDMOS工作时，如果寄生的npn晶体管导通，会导致其栅极失控而失效。为了避免寄生的npn晶体管导通，通常将p体区和发射区通过源区金属化短路，并缩小源区尺寸，或者在元胞制作之前先通过B⁺注入或扩散形成一个较深的p⁺阱区，以限制其p体区的横向电阻R_B。由于这种设计要求，使得VDMOS的源极与漏极之间寄生了一个pin二极管，其中p⁺阱区为阳极，n⁺漏极区为阴极，通常称该二极管为体二极管。当VDMOS漏、源之间加很高的正向电压时，体二极管首先发生穿通击穿，可以起到过电压保护作用；当漏、源之间加反向电压时，体二极管导通，可以起到续流作用。为了减小体二极管的反向恢复特性对VDMOS开关特性的影响，需要对其中的少子寿命进行控制，或采用肖特基接触代替源极欧姆接触而形成MPS二极管。

      当R_B很小时，npn晶体管不工作，相当于一个体二极管，于是VDMOS相当于一个MOSFET与二极管的反并联，其电路图形符号如图4c所示。

2.2工作原理与特性参数

1、调制机理

     1）当U_DS较低，且U_DS<<U_GS-U_T时，沟道厚度均匀分布，VDMOS处于线性区。

     2）保持U_GS>U_T不变，随U_DS逐渐增大，沟道末端（即靠近n-漂移区一侧）电位逐渐升高，使此处栅氧化层上的电压差减小，在p区表面感应的电子数减少，于是沟道的厚度不再是均匀分布，而是由源到漏逐渐变窄。当U_DS=U_GS-U_T时，沟道末端正好被夹断，将此时的漏源电压U_DS称为漏源饱和电压，VDMOS处于准饱和区。

     3）当U_DS继续增大，且U_DS >U_DSat =U_GS-U_T，沟道夹断点逐渐向源极移动，导致有效沟道长度逐渐缩短。当U_DS很大时，沟道内横向电场强度（E_xl = U_DSat /L）会达到临界击穿电场强度E_cr，足以使沟道电子的漂移速度达到饱和漂移速度v_sat，于是I_D达到饱和，不再随U_DS变化，VDMOS进入饱和导通区。

     4）当U_DS足够大，接近J₁结的雪崩击穿电压时，VDMOS 进入击穿区，I_D会急剧增大。

2、I-U特性曲线

     图5 功率MOSFET的I-U特性

     当U_DS <0时，功率MOSFET按同步整流器模式工作，其输出特性曲线位于第三象限， 由p体区、n^-漂移区及n⁺衬底组成的体二极管会导通。若U_GS=0，且U_DS=U_F（U_F为体二极管的正向压降）时，MOS沟道关闭，其电流主要由通过体二极管的电子和空穴电流组成（如图5b中实线所示）；若U_GS>U_T，且|U_DS|<U_F0（U_F0为体二极管的开启电压，约为0. 7V）时， MOS沟道开通，二极管不导通，其电流仅由通过沟道的电子电流组成；若U_GS>U_T，且|U_DS|> U_F0时，MOS沟道和体二极管都导通，其电流由沟道的电子电流和二极管的电子与空穴电流共同组成（如图5b中虚线所示）。

3、I-U特性分析

（1）传统MOS当沟道的横向电场强度E_xl远低于其纵向电场强度E_yv，即E_xl<<E_yv时，可采用缓变沟道近似模型，得到其漏极电流的表达式为：

（4）导通电阻R_on

      工作在线性区时源、漏极之间的电阻，决定了器件的最大电流定额。

（5）漏极连续电流

      I_D是指最大导通压降U_DS（on）和占空比为100%（即直流工作）时，功率MOSFET产生的功耗使其结温上升到最高结温时的漏极电流。

（6）可重复漏极电流峰值

       I_DM是指功率MOSFET在脉冲运行状态下漏极最大允许的峰值电流。

（7）输入电容

     C_iss是指栅、源之间的电容。由栅-源电容和密勒（Miller）电容组成。

（8）开关时间

       t_q是指功率MOSFET的开通时间和关断时间。

（9）漏源击穿电压

       U_（BR）DS是指栅源短路时，漏源之间的雪崩击穿电压。它决定了功率MOS的电压定额。

（10）栅源击穿电压

       U_（BR）GS是指MOS栅氧化层的击穿电压，决定了栅、源间能承受的最高电压。

     当U_GS>U_(BR)GS时将会导致栅氧化层击穿。

     式中，E_imax为氧化层最大电场强度；t_ox为栅氧化层厚度。t_ox越厚，U_(BR)GS越高，但会导致氧化层电容减小，使跨导减小，阈值电压增大。通常栅氧化层厚度为50～100nm，E_imax约为7.5MV/ cm，对应的最大栅源极电压约为75V。但为了保证功率MOSFET能可靠工作， 栅源极工作电压通常限制在15V以内。

（11）最大耗散功率

      P_DM功率MOSFET工作产生的最大功耗限制，由器件的热阻决定，同时受最高工作结温的限制。由于功率MOSFET的功耗主要集中在MOS沟道，尤其是沟道夹断后。为了提高最大耗散功率，需要改进管芯和管壳的封装，降低从管芯到管壳、管壳到周边环境的热阻。此外，还可采用散热能力强的散热结构和散热效率高的散热器，把器件内部的热量迅速传递到周围空间。