摩尔定律趋缓，先进封装延续单芯片的“摩尔定律”
1.1. 封装技术四代跃迁：从边缘配角到价值中心
半导体产业链分为设计、制造、封装测试三大环节。封装技术历经四代演进：第一代传统引线键合（DIP/QFP）I/O限百级、Pitch>100μm；第二代阵列封装（BGA/CSP）提升至千级、Pitch 80-150μm；第三代倒装/WLP实现20-40μm微凸点互连；第四代2.5D/3D先进封装突破亚微米级Pitch，万级I/O密度支持Chiplet与HBM，推动封装从配套工艺跃升为核心环节。
1.2. 摩尔定律趋近物理极限：先进封装成为AI芯片关键支撑
摩尔定律因晶体管密度增速放缓而趋缓，5nm后复合增速显著下降。光罩面积约束将单芯片尺寸限制在858mm²内，制约算力提升。Chiplet架构通过多芯粒集成突破性能上限，但依赖2.5D/3D先进封装技术解决带宽、功耗及时延挑战。通过TSV、硅中介层及混合键合实现近芯片级互连密度，Die-to-Die通信功耗降至0.1-1 pJ/bit，为AI芯片提供关键技术支撑。