【玩转EGO1系列教程二】：在EGO1开发板上实现PS/2键盘- 大数跨境

依元素科技

2017-11-10

导读：通过实验理解PS/2键盘的通信原理，通过Verilog代码的编写，完成PS/2键盘的驱动

本系列所有演示实验均出自由东南大学汤勇明教授、张圣清教授与Xilinx大学计划经理陆佳华先生所编著的教材《搭建你的数字积木·数字电路与逻辑设计(Verilog HDL&Vivado版)》。此教材为教育部Xilinx公司产学合作专业综合改革重点支持项目，并作为Xilinx公司大学计划指定教材。

本书系统论述了数字电路与逻辑设计的理论、方法与实践技术。全书基于Verilog HDL与Vivado开发环境，共18章，详尽介绍了如下内容：逻辑设计与Vivado基础、布尔代数与Verilog HDL基础、组合逻辑电路设计基础、时序逻辑电路设计基础、有限状态机设计基础、逻辑设计工程技术基础、Vivado数字积木流程、串行通信接口控制器、RAM接口控制器、字符点阵显示模块接口控制器、VGA接口控制器、数字图像采集、数字逻辑系统设计案例、单周期CPU设计案例、数字信号处理设计案例（FIR）、数字图像处理设计案例、大学生FPGA设计案例以及Xilinx资源导读。

为便于教师和广大读者学习与动手实践，本书配套提供了教学课件、教学视频及程序代码等教学资源。本书适合作为普通高等院校电子信息类、电气信息类、自动化类专业的本科生教材，也可作为相关专业研究生参考教材，并适合作为电子与电气工程技术领域的科研工程技术人员的参考用书。

实验步骤

实验内容

理解PS/2键盘的通信原理，通过Verilog代码的编写，完成PS/2键盘的驱动。

原理说明：

PS/2通信协议是一种双向同步串行通信协议。任何一方如果想抑制另一方通信时，只需要把时钟脚拉到低电平。如果PS/2键盘发送数据，则PC必须做主机，也就是说，PC可以抑制PS/2键发送数据，而PS/2键盘则不会抑制PC发送数据。大多数PS/2设备工作频率在10~20kHz。

时序图说明：

如下图所示，通信时先发送起始位，起始位总是为逻辑0。然后是8位数据，数据低位在前，高位在后。接着是校验位，如果数据位中1的个数为偶数，校验位就为1,；如果数据位中1的个数为奇数，校验位就为0。总之，数据位中1的个数加上校验位中1的个数总是奇数，因此进行的是奇校验。

设备产生时钟和数据，主机根据时钟来读取数据。以FPGA为例，键盘产生PS/2的Clock与Data，FPGA只需读取数据。当Clock为下降沿时，FPGA记录Data的信号。需要注意的是，PS/2键盘传来的时钟与FPGA的时钟不是来自同一时钟源，因此需要对PS/2键盘的两个信号Clock和Data进行滤波处理。