观看视频，学习如何使用 Vivado 的“时序约束向导”来完整地约束您的设计。该向导延续 UltraFAST 设计方法学中的要求来定义时钟，时钟交互，以及输入/输出约束。本视频向您演示了如何使用向导将一个部分约束的设计转换为完全约束的设计来传递时序。
我们欢迎有意向合作新工科课程改革项目的老师加入Xilinx大学计划，关于联合实验室建设、Vivado软件捐赠、校企共建课程、FPGA师资培训、学生竞赛、学生讲座等联系我们。
联系方式：edu@e-elements.com
E-Elements
FPGA我们是认真的！
