【技术答疑】支持交替缓存的 Vivado 高层次综合 (HLS) AXI DMA 示例设计

附件是 HLS AXI DMA 的 C++ 设计（可针对 GP 或 HP Zynq 接口进行配置）。

该设计可创建一个用户自定义长宽的交替缓存（通过 #pragma HLS DATAFLOW）。

包括一个 C++ 测试平台。 

其优势是更小的尺寸（与 AXI 数据移动器 AXI VDMA 相比）和简单化（开始使用不需要软件编程）。

另一个优势是用户可配置的处理器中断，其可在数据的 x 个字传输后通知 Cortex A9（允许处理器在数据仍在移动时开始处理数据）。

注意：附件中的 ZIP 文件包含 3 个独立的文件，有问题时可以直接下载。

点击“阅读原文”立即在线下载附件内容