尊敬的老师：
您好！
赛灵思最新提出的ACAP（自适应计算加速平台）超出了传统FPGA的定义，也为高校教育带来新的思路和技术，作为FPGA技术的基石，Vivado工具的熟练使用显得尤为重要。为此，赛灵思大学计划部和依元素科技将在西安邮电大学为全国的教师举办为期1天的教师培训。在这次培训中，教师可以学习Xilinx最新的开发技术，并与上海交通大学的知名教授一起分享教学经验和心得。适合在面临教学改革的领导与负责一线教学工作的您参加，在短时间内得到国内最新的数电教学经验分享与交流。
本研讨会还包含动手实验部份，通过动手实验，您可以掌握Xilinx最新的Vivado开发套件的功能,熟悉开发流程以及如何更有效的使用新的口袋实验室平台，熟悉相关实验步骤；由此可以了解Xilinx 最新技术在相关课程的教学、课件的开发工作的使用。
本次培训配备Xilinx大学计划部最新的数字口袋实验开发平台，参加教师可以现场动手操作感受最火的FPGA口袋自学平台与申请Xilinx原厂完整正版工具软件Vivado和有机会获得数字积木新书的捐赠。
欢迎您自备笔记本电脑，让您回去就能玩转Vivado、让FPGA不再是难事。本次培训对高校教师免费，实验座位名额有限，将以报名时间先后安排名额。
通过此次培训参与者能
1. 快速入门Vivado工具
2. 掌握Vivado的基于IP设计流程在数字逻辑教学中的应用
3. 体验数电课程改革的新利器
4. 熟悉口袋实验室板卡的特性和丰富的设计资源
5. 学习Xilinx新一代FPGA芯片与开发工具的特性和设计技巧
参加者基础:
(1). 具备基本的数字设计经验
(2). 具备基本的HDL知识(VHDL或Verilog)
研讨会时间和地点
时间：2018年4月14日
地点：西安邮电大学，长安校区，西区 电子工程学院（二号实验楼422实验室）
主办单位 : 赛灵思大学计划部
承办单位： 依元素科技
报名方式： 扫描二维码立即在线报名或点击“阅读原文”在线报名
费 用 : 高校教师免费 (培训免费，请自行安排交通与住宿，如需帮助，请联系我们)
研讨会时间安排
时间 |
内容 |
报告人 |
| 08:30 - 9:00 | 注册 | |
| 09:00 - 10:00 | 7系列芯片和Vivado的特性 | 提滨江 |
| 10:00 - 10:30 | 交流及休息 | |
| 10:30 - 11:30 | Vivado的设计流程 | 提滨江 |
| 11:30 - 12:00 | Vivado IP 封装流程 | 提滨江 |
| 12:30 - 13:30 | 午餐及交流 | |
| 13:30 - 13:45 | 《搭建你的数字积木-数字系统与Verilog HDL设计入门教程》介绍 | 提滨江 |
| 13:45 - 14:15 | Github 案例资源介绍 | 提滨江 |
| 14:15 - 14:30 | 交流及休息 | |
| 14:30 - 15:30 | 利用Vivado搭建你的数字积木 |
提滨江 |
| 15:30 - 16:30 | 硬件调试 | 提滨江 |
软件下载地址：http://china.xilinx.com/support/download/index.htm
许可证下载：http://china.xilinx.com/products/design_tools/vivado/vivado-webpack.htm
培训相关问题请与我们联系：
联系人 : 秦岭
电话：18620381776
电邮： summer.qin@e-elements.com
我们欢迎有意向合作新工科课程改革项目的老师加入Xilinx大学计划，关于联合实验室建设、Vivado软件捐赠、校企共建课程、FPGA师资培训、学生竞赛、学生讲座等联系我们。
联系方式：edu@e-elements.com
E-Elements
FPGA我们是认真的！
