图1. 用于逻辑计算的神经元器件。顶栅(TG)和背栅(BG)用于逻辑输入(IN1和IN2)。漏极电流代表逻辑输出。图b为由WSe2(双极型)、BP(p型)和MoS2(n型)组成的不同神经元的转移曲线。器件源漏电压分别为0.5 V、0.05 V 和0.5 V。图c为三类器件分别作为XNOR、NOR和OR门的逻辑行为。
图2. 不同极性器件的逻辑特性。图a为不同极性材料对应的逻辑神经元所需厚度范围。图b为逻辑器件的热稳定性。图c为顶栅、底栅对器件的混合调制过程，WSe2、BP和MoS2的源漏电压分别为0.5 V、0.05 V和0.5 V。图d为实现与、或、异或、异或非逻辑所需器件数量的对比，通过引入不同极性的沟道及顶栅、底栅联合调控，本工作都只需要1个器件即可实现对应逻辑。
图3. 基于2T2R结构优化的电路设计。图b为2T2R半加器和奇偶校验的逻辑过程。其中SUM为结果位，通过对输入进行XOR操作实现；CARRY为进位，对输入做与非操作实现。奇偶校验通过检查输入信号1的数量来实现，当该值为奇数则输出1.通过对输入做异或与异非实现逻辑操作。图c为器件的真值表。
图4. 基于二维神经元XNOR器件阵列的二进制卷积神经网络(BCNN)。图a为BCNN的加速器架构。XNOR阵列用作加速器架构中的执行层。图b为BCNN的网络结构，包括四个卷积层、两个池化层和三个全连接层。初始图像首先被预二值化，然后用作训练BCNN的样本。图c为不同技术的性能比较，包括硅基技术、忆阻器基技术和二维器件技术。本文报导的工作在芯片尺寸、计算能力、功耗、能效比等方面均有极强优势。
免责声明：本文旨在传递更多科研资讯及分享，所有其他媒、网来源均注明出处，如涉及版权问题，请作者第一时间后台联系，我们将协调进行处理，所有来稿文责自负，两江仅作分享平台。转载请注明出处，如原创内容转载需授权，请联系下方微信号。
