导读
近日，一支来自美国波士顿大学、麻省理工学院、加州大学伯克利分校、科罗拉多大学波尔得分校等的科研队伍，创造性地开发了一种新的加工工艺，成功将光子器件与最先进的纳米电子器件集成在单个硅芯片上，这一里程碑式的成果为单片光电子集成系统的大规模生产打开了新局面。该成果以“Integrating photonics with silicon nanoelectronics for the next generation of systems on a chip”为题发表在Nature杂志上。
研究背景
晶体管和超大规模集成电路的出现，引发了新一代“信息革命”。计算机、手机不断更新换代，互联网信息技术迅猛飞跃，这些电子设备和电子技术的发展在给人们的生活带来巨大便利的同时，也彻底地改变了人们的生活方式。
然而，电子设备的飞速发展，也对微电子器件的小型化提出了更高的要求，现有器件的尺寸已经接近10nm的物理极限；同样，在以电子为信息载体的高速集成电路技术方面，现有的集成电路能耗过大，存在一定的互连延迟效应，在技术上始终是一个难以逾越的障碍。
为了更好的克服技术上的难关，人们进行了大量的探索和尝试，随着研究的不断深入，“信息革命”所伴随的半导体信息技术也慢慢步入了后摩尔时代。
硅基光子学是基于硅和硅基衬底材料(如SiGe/Si、绝缘衬底上的硅（SOI）等)，利用现有CMOS（互补金属氧化物半导体）工艺进行光器件开发和集成的新一代技术。与电子相比，光子作为信息载体具有巨大的优势：光子之间几乎没有干扰、光的不同波长可用于多路同时通讯，带宽更大，速率更高。
新兴的硅基光电子学，将集成电路技术的超大规模、超高精度制造等特性，与光子技术的超高速率、超低功耗等突出优势相结合，成为应对摩尔定律失效的一项颠覆性技术。
这项技术的特点是，将光子器件（光调制器、光学滤波器、波导等）与电子器件（晶体管和电子电路等）共同集成在单个硅芯片上，从而实现高速、低成本、低能耗的计算、通信和传感功能。
这项技术的难点主要在于硅电子和光子学材料平台的不兼容性。
电子器件基于CMOS技术，其材料平台为体块硅衬底或薄SOI晶元。其中体块硅衬底是最主要的平台，其成本低廉，供应链丰富，能够满足大规模生产要求。与此相对，硅光子器件材料平台为厚SOI晶元，硅与二氧化硅能够提供光波导所需的折射率差异。但是厚SOI晶元成本相对昂贵，供应链有限。
综上，利用体块硅衬底结合标准CMOS制造技术，来集成电子和光子器件，并保持器件高性能，是当前硅基光电子学的首要目标。
图1. 光电子器件一体化。Atabaki等人报道了一种将电子器件和光子器件集成在单个硅芯片上的技术。研究人员将绝缘体材料二氧化硅添加到体块硅衬底上，并在二氧化硅顶部沉积一层多晶硅薄膜，利用这层薄膜加工光子器件。与此相对，晶体管等电子器件加工在体块硅上【1】。
技术创新
在不影响晶体管本身性能的情况下，Atabaki等人通过一些额外的处理步骤，利用COMS工艺，在体块硅上集成了功能齐全的多晶硅光子平台和65 nm晶体管，实现了大规模单片电光子集成系统【2】。
目前，就CMOS工艺下几种主要的晶体管而言，其结构本身的二氧化硅浅沟槽隔离层过薄，光信号会泄漏到衬底中，既无法用于加工低损耗光波导，也无法直接充当类似SOI的结构。
为了解决这一难题，研究人员局部添加了一层较厚的二氧化硅光子隔离层（约1.5um），其加工工艺与CMOS中二氧化硅浅沟槽隔离层非常类似；随后在厚二氧化硅隔离层上进行沉积，得到具有低光传播损耗和高载流子迁移率的优化多晶硅膜（220nm），从而构造出类似于SOI的光子平台，该平台可用于加工无源光子器件。
多晶硅薄膜沉积需要优化工艺参数，通过抛光和刻蚀处理进一步降低表面和侧壁的粗糙度，提高器件性能。通过精心设计的光学刻蚀，可以加工出条状、脊状光学器件，如光波导、光学谐振器等；通过N型和P型掺杂注入，可以加工出光学调制器、光电探测器等光学器件，并最终形成集成的光子运算模块。这一光子模块与65nm晶体管在300mm直径晶元上可通过标准CMOS工艺技术集成在一起。在这一平台上，研究人员制造并实现了集成的高速波分复用（WDM）光收发器。将多个光收发器单元与光发射接收电路模块集成并封装成一个小的芯片单元，最终构成整个芯片结构。图2展示了成品晶元的具体结构。它由数百万个晶体管组成，并列在一条光总线上，能够以每秒10千兆位的速度工作。
图2. 65nmCMOS工艺下的单片电光子集成平台。a.300mm晶元整体照片、掩膜版特写、封装的WDM芯片。b.具有四个WDM芯片的发射器和接收器序列。c.单个光收发器及其光子和电子电路元件特写。
在文章中，作者分别介绍了无源光子器件和通电情况下的有源光子器件的性能。在不通电的情况下，脊波导和带状波导的传播损耗大约为10dB/cm，微环谐振器的品质因子（Q factor）在20000以上，光栅耦合器的峰值效率为-4.2dB。在通电情况下，光子器件损耗会有所提高，但对光收发器的性能影响不大，例如光栅耦合器的峰值效率在通电情况下为-5.2dB。
光学调制器是利用横向PN结，通过自由载流子等离子体的色散效应调制谐振波长。若在完全耗尽的条件下调节PN结，则只需2V 的Vpp调制信号，就可获得16.8GHz的3dB带宽和10Gb/s的数字信号调制。
基于缺陷的多晶硅光电探测器，则通常利用谐振效应来增强吸收。在1300nm处，只需非常低的偏压就可得到0.11A/W的响应度（量子效率为10%）。此外，多晶硅光电探测器在8V的偏压下，可以观测到雪崩增益，在16V的偏压下，其响应度可达到1.3A/W；在0V以上的反向偏置电压下，多晶硅光电探测器具有超过8GHz的3dB带宽，而在5V时，其带宽可达到11GHz。
总结
总而言之，光子器件与电子器件在单个芯片上的集成，扩宽了芯片系统的更多可能性。一方面，设计环境和整个设备系统的聚集，已大幅加快了整个“片上系统”的创新速度；另一方面，集成光电子系统的出现，也为CMOS工艺提供了新的可能，逐步推动着整个单片器件平台的发展，例如无线通信、雷达成像芯片和图像传感器等。Atabaki等研究人员的工作，向我们展示了如何将光子器件集成到体块硅衬底，这一加工工艺将使下一代片上系统与CMOS工艺更为契合，从而在真正意义上实现计算、通信、成像和传感上多方面应用，对片上光电子系统的大规模生产具有里程碑意义。
参考文献：
[1] G.Z. Mashanovich, Electronics and photonics united, in, Nature Publishing Group, 2018.
[2] A.H. Atabaki, S. Moazeni, F. Pavanello, H. Gevorgyan, J. Notaros, L. Alloatti, M.T. Wade, C. Sun, S.A. Kruger, H. Meng, K. Al Qubaisi, I. Wang, B. Zhang, A. Khilo, C.V. Baiocco, M.A. Popovic, V.M. Stojanovic, R.J. Ram, Integrating photonics with silicon nanoelectronics for the next generation of systems on a chip, Nature, 556 349-354 (2018).
[3] C. Sun, M.T. Wade, Y. Lee, J.S. Orcutt, L. Alloatti, M.S. Georgas, A.S. Waterman, J.M. Shainline, R.R. Avizienis, S. Lin, B.R. Moss, R. Kumar, F. Pavanello, A.H. Atabaki, H.M. Cook, A.J. Ou, J.C. Leu, Y.H. Chen, K. Asanovic, R.J. Ram, M.A. Popovic, V.M. Stojanovic, Single-chip microprocessor that communicates directly using light, Nature, 528 534-538 (2015).
作者：朱学艺
编辑：Jane周
免责声明：本文旨在传递更多科研信息及分享，提供志同道合者的交流平台。如涉及侵权，请联系下方邮箱，我们将及时进行修改或删除。转载请注明出处，如原创内容转载需授权，请联系下方微信号。
邮箱：zunzun@imeta-center.com
微信号：Jessica_2313