作为存储和计算器件的核心组成元件，传统忆阻器在工作时总在“省电”与“记性差”间挣扎，如何在忆阻器的纳米世界中寻求稳定的最短路径？研究团队化身原子工匠，在单晶h-BN中“雕”出垂直纳米通道，通过约束导电枝晶生长，引导银原子沿垂直通道在上下电极之间架起银丝桥，在量子尺度筑起牢不可破的"记忆城堡"，让“省电”与“十年不忘”共存，为未来AI芯片的发展按下加速键。
导 读
手机发热、续航短？不只是电池的原因，根源在于芯片存储数据时像“摸黑走迷宫”， 既费电又易丢失数据：电压低了容易“失忆”，电压高了又太耗能。浙江大学联合香港理工大学团队创新的设计了“原子修路术”，在单晶二维材料h-BN中精准铺设银原子的“量子高速路”，仅需26 mV，就能让数据沿最短路径直达“记忆终点站”。 这项突破不仅让器件功耗降至九百亿分之一瓦，还能“记住”数据长达10年，甚至实现数据的多级存储，破解了低功耗存储的迷宫困局。
图1 图文摘要
忆阻器——这种能“记忆”电流变化的电子元件，是下一代电子器件（如内存计算和神经形态计算）的核心部件。但传统忆阻器在超大规模计算网络中的可持续发展面临“耗-记忆困境”：低电压/电流下，功能层内部的银离子会像“无头苍蝇”随机乱窜，导致导电枝晶的随机形成与断裂，数据容易丢失；而提高电压/电流会使得能耗大幅度增加（图2B-C）。忆阻器难以同时实现低功耗和非易失性的平衡。
图2 可调控缺陷密度的单晶h-BN及其忆阻器应用原理 （A）国际器件与系统路线图（IRDS）预测的两种忆阻器（阻变存储器RRAM）性能；（B-C）揭示忆阻器"功耗-保持困境"的本质；新型导电桥忆阻器阵列（D）设计应通过预定义纳米通道（E）引导银离子（Ag⁺）定向迁移，抑制导电枝晶的无序扩展。（F）单晶h-BN中垂直排列的缺陷路径使银原子沿电极间最短距离传输；（G-I）高分辨透射电镜直接观测到单晶h-BN中单空位缺陷密度（nSV）的可控变化。
本研究采用了一种结合单晶二维电介质六方氮化硼（h-BN）材料优势与微观材料工程的策略，通过调控导电枝晶构建“离子级高速公路”来局域导电通道，锁定电流路径。利用h-BN的“原子级缺陷”，给银离子修了一条“高速公路”（图2E），引导银离子（Ag⁺）沿特定路径迁移（图2F），形成稳定导电路径。
图3系统研究了不同单空位缺陷（SV）密度的h-BN对忆阻器性能的影响。测试结果表明（图3A-D），单空位缺陷密度与运行电压的关系呈现“U型”趋势（图3E-F），在缺陷密度为6.5×1013 cm-2下，忆阻器获得最低设定/复位电压（73 mV/-14 mV），开关电阻比高达108（图3G），
图3 不同单空位密度的h-BN忆阻器阻变特性 （A）单空位密度（nSV）调控显著影响器件形成导电路径的过程；（B-D）100次连续I-V循环显示器件的高重复性，不同nSV的h-BN均展现非易失双极阻变特性；（E-F）器件运行电压统计分析表明：运行电压与功能层中的单空位缺陷密度有关（G）器件开关比与SV密度关系；（H）不同缺陷密度h-BN综合性能对比。
通过实验与建模确认了缺陷密度的黄金比例。使用扫描热膨胀显微镜（SJEM）观察了不同缺陷密度下，器件中导电通道的差异（图4A-C）。当单空位缺陷密度为6.5×1013 cm-2时，导电枝晶生长得到抑制，电极表面热膨胀高度最低（40 nm），导电通道局域化程度最高，而在其他单空位缺陷密度下，导电枝晶呈多方向和多角度生长，电极表面热膨胀呈现通道分散（370 nm）或多点随机分布。对器件在不同温度下电学性能进行分析（图4G）, 忆阻器的低阻态（LRS）电流随温度升高而增大，证明电子在银纳米团簇间“跳跃”传导，与传统金属丝导电机制（负温度系数）截然不同。对单空位缺陷密度下h-BN忆阻器进行建模分析（图4H-I），h-BN的空位密度是控制导电通路尺寸与垂直度的关键参数，优化的缺陷密度更有利于形成垂直的导电通道，而过高或者过低的缺陷密度都会使导电路径增加，从而增大器件功耗。
图4 单晶h-BN导电枝晶工程实验与理论验证 （A-C）扫描焦耳膨胀显微镜（SJEM）直接观察导电通道；（D-F）缺陷密度调控导电路径的示意图；（G）温度变化试验证明特定缺陷密度下银离子跃迁传导机制；（H-I）银离子跃迁导电机制模型与实验数据拟合。
在优化的单空位缺陷密度下，h-BN非易失忆阻器取得了超低功耗与高性能的突破（图5）。当SV密度为8.8×1013 cm-2时，器件运行电压低至26 mV（图5A），变异系数仅5.8%（图5B）。同时器件高阻态（HRS）与低阻态（LRS）电阻差达8个数量级（图5C），静态功耗低至4 fW。器件在104 s内阻值衰减完全可以忽略，预计存储时间将会更长（图5E）。同时器件的单次切换功耗低至 72 pJ（图5F）。在已经报道的二维材料以及氧化物基忆阻器中，本工作在超低电压以及高开关比方面综合性能最优（图5G）。
图5 基于h-BN的超低电压非易失性忆阻器性能 （A）超低电压循环稳定性，最低开启电压为26 mV；（B-C）器件运行过程电压与电阻统计可靠性；（D-E）极低运行电压下器件的循环耐久性与时间保持性；（F）器件在短脉冲下电阻切换特性；（G）器件性能与现有研究对比。
此外，这种优化的单晶h-BN忆阻器实现了非易失性与多态存储的平衡。在运行电流低至10 nA下，器件可以在低于0.12V的设定电压下保持非易失双极性阻变切换，单次切换功耗仅900 pW（图6A-B）。且104秒内六种数据存储状态可以精准区分（图6C）。这种低功耗的长期非易失存储性能来源于优化单空位密度后银纳米团簇与h-BN原子强相互作用（银纳米簇自限域效应），这抑制了银原子的自发扩散。在10 nA电流下实现116 mV置位电压（图6E），为迄今报道非易失性忆阻器最低值，成功突破传统器件在低压/低电流下的功耗-保持困境。
图6 超低运行电流下器件非易失性保持能力验证 （A）不同运行电流下器件的运行电压；（B）器件的阻态分布可靠性；（C）在20mV读取电压下，器件的超长保持特性；（D）器件性能的原子级稳定机制；（F）器件性能与现有研究对比。
总结与展望
本研究通过单晶二维介电材料h-BN的原子级缺陷工程，首创三维导电枝晶精准操控术，创下非易失性忆阻器三项世界纪录：26 mV量子级驱动电压（历史最低），单次切换能耗低至 72 pJ（相当于神经元突触能耗量级），待机功耗低至 4 fW；此外，器件在10 nA运行电流下（切换功耗900 pW）器件仍保持非易失性，数据保持时间预计超10年。该研究通过材料创新（单晶二维介质缺陷调控）与机制创新（限定导电通道下银纳米簇自限域效应）的深度耦合，为后摩尔时代芯片提供了"原子级施工图"，让超低功耗电子器件从物理极限突围成为可能！
责任编辑
杨 寄 上海交通大学
康建新 北京航空航天大学
扫二维码｜查看原文
原文链接：https://www.sciencedirect.com/science/article/pii/S2666675825000888
本文内容来自Cell Press合作期刊The Innovation第6卷第6期以Report发表的“Conductive dendrite engineering of single-crystalline two-dimensional dielectric memristors” (投稿: 2024-11-05；接收: 2025-03-15；在线刊出: 2025-03-18)。
DOI:10.1016/j.xinn.2025.100885
引用格式：Kang Y., Zhai X., Yang Q., et al. (2025). Conductive dendrite engineering of single-crystalline two-dimensional dielectric memristors. The Innovation 6:100885.
作者简介
陈文超，浙江大学研究员、博导， IEEE高级会员。研究方向为先进器件及多物理场建模仿真方法, 发表SCI期刊论文80余篇，包括IEEE期刊论文40余篇、Nature Nanotechnology 3篇，合著英文专著4章；获光学工程学会科技进步二等奖、IEEE会议论文奖等。
柴 扬，香港理工大学讲座教授，香港物理学会副主席，香港青年科学院院士，IEEE Fellow，IEEE杰出讲师，ACS Nano副主编。获得Falling Walls Science Engineering and Technology突破奖和BOCHK科技创新奖。目前研究兴趣主要集中在新兴电子设备上。
赵昱达，浙江大学研究员，博导。香港理工大学博士，香港理工大学和法国斯特拉斯堡大学博士后。入选欧盟“玛丽·居里学者”。发表论文 50 余篇，其中作为第一/通讯作者在 Nature Communications, Chemical Reviews, Advanced Materials 等期刊发表28篇论文。研究方向是后摩尔器件、类视觉感存算一体器件等。
俞 滨，浙江大学教授, 博导，在硅基/碳基/低维电子学、新型逻辑器件、纳米传感、二维材料等领域做出多项成果，发表包括Nature Electronics、Nature Communications、Science Advances、Advanced Materials、ACS Nano、Cell Matter、Chemical Review等期刊和IEDM、VLSI 等国际会议在内近300篇论文，研究方向为类脑感知与计算、后摩尔电子学等。
