【数字赛道命题一】支持快速傅里叶变换的AI引擎设计与实现

快速傅里叶变换（FFT）是一种重要的频域分析方法，在信号处理、通信系统等领域有着广泛的应用。卷积运算和矩阵乘法运算则是神经网络中常用的基本运算，广泛应用于特征提取、模式识别等任务。随着人工智能、大数据分析和数字信号处理等领域快速发展，能够高效处理快速傅里叶变换、卷积运算和矩阵乘法运算等复杂算法的电路已成为一种迫切的需求。

本赛题要求参赛者设计出一款支持快速傅里叶变换算法的AI引擎，使其电路能够支持快速傅里叶变换、卷积运算和矩阵乘法运算。参赛者可通过合理设计FFT在AI引擎的运行算法，提高硬件资源利用率等方法，尽可能达到最高的性能。参赛者需要输出RTL code和书面报告。本次大赛将分为初赛与决赛两个阶段进行，初赛阶段将根据RTL code和书面报告进行打分，并依据初赛情况决定进入决赛的队伍数量。

2.1   功能要求

初赛赛题：支持快速傅里叶变换的AI引擎设计实现与仿真

I. AI引擎

本赛题要求参赛者设计一个AI引擎，其输入/输出数据的数据精度可采用INT16或者FP16等数据格式，其中AI计算必须支持卷积运算和矩阵乘法运算。要求AI引擎的峰值算力不小于100 GOPS。使用Verilog语言进行实现，并完成功能仿真验证。对于卷积运算，要求至少支持kernel size等于3x3和1x1的情况。初赛报告需要说明该电路的参数支持情况。

II. 快速傅里叶变换

本赛题要求参赛者复用AI引擎的计算单元，例如MAC阵列，实现FFT算法的支持。输入/输出数据的数据精度与AI计算保持一致，且要求至少支持512点，1024点，2048点和4096点FFT。为了在AI引擎上高效地运行FFT算法，参赛者可在AI引擎中增加额外的辅助模块，以提供必要的支持，但不能采用完全独立于AI引擎的单一模块实现FFT算法。参赛者应合理地规划硬件资源，通过设计FFT在AI引擎上的运行算法，尽可能达到最高的计算性能。要求AI引擎运行4096点FFT算法的速率至少达到15000 FPS（Frames Per Second）。其中，FFT速率，指的是每秒钟运算FFT的次数。例如，每秒钟完成10次4096点FFT运算，速率即为10 FPS。

决赛赛题：电路的FPGA实现和系统测试

III.硬件实现：

要求在我司PSOC上实现支持快速傅里叶变换的AI引擎的系统方案，该芯片包含处理系统 （Processing System，PS）和可编程逻辑（Programmable Logic，PL）两部分。如下图所示，处理系统可以将一层计算的输入数据写入到PS端的DDR中，然后通过DMA模块将数据写入到PL DDR中。PS通过控制端口配置PL端的寄存器，启动AI引擎进行计算。AI引擎通过DMA模块完成输入/输出数据的访问。电路的计算结果需要与软件的仿真结果进行匹配。对于能够成功完成如上要求的参赛队伍，则根据运算速度，逻辑资源占用率以及是否有加分项进一步评比。

其中赛题组会提供一个示例工程，包括接口互连模块，以及软件端硬件控制和数据传输的驱动函数。参赛者只需要按照接口要求，完成AI引擎的设计，以及处理系统中的用户程序即可。

一、实现方案研究

1. 业界研究情况

  1.1.背景综述

  1.2.

2.研究内容

  2.1.研究内容1

    2.1.1.研究内容

    2.2.2.研究结论

  2.2. 研究内容2

    2.2.1.研究内容

    2.2.2.研究结论

3.总结

二、电路实现方案

1.模块综述

  1.1.功能综述

  1.2.结构框图

2.数字模块实现方案

  2.1.接口定义

  2.2.xx子模块

    2.2.1.模块功能

    2.2.2.接口定义

    2.2.3.实现方案

  2.3.xx子模块

  2.4.仿真结果

3.总结

三、系统集成部分

1.系统方案

  1.1.功能综述

  1.2.结构框图与工程实现结果（主频，资源占用情况）

2.系统测试

  2.1.功能测试

  2.2.性能测试

3.总结

5.1   参赛队伍要求

每支参赛队伍控制在4人以内。

5.2   赛事流程