预计PCIe 7.0将用于以太网、人工智能、机器学习以及云计算和量子计算等应用。
虽然目前的PC平台中，采用PCIe 4.0通道的固态硬盘都还没有完全普及，但新版本的规范似乎已是迫不及待了，继今年初公布PCIe 6.0规范之后，PCI Express标准化组织PCI SIG又宣布了PCIe 7.0，并前瞻了部分核心参数。
在 2022 年 PCI-SIG 开发者大会期间，PCI 特别兴趣小组 (SIG) 宣布承诺在 2025 年发布 PCIe 7.0。PCI-SIG 总裁兼主席 Al Yanes 表示，PCI-SIG 技术工作组现在开始工作，目标是通过 x16 配置将数据速率加倍至 128 GT/s 和双向高达 512 GB/s。
PCIe 每三年将带宽翻一番
PCIe 7.0 将向后兼容老一代的技术。由于其规范的设计、发布和部署方式，规范开发过程通常会预测未来产品的市场占有率。例如，PCI Express 5.0 于 2019 年 5 月推出；但是，其成品的首次展示是作为英特尔当前第 12 代 Alder Lake 处理器的一部分于 2021 年推出的。
AMD 的 Ryzen 7000 处理器将支持 PCI Express 5.0 的基础。此外，PCI Express 6.0 计划于 2021 年推出，但其最终规范于今年 1 月晚些时候发布——预计我们将在 2023 年看到PCIe 6.0产品。如果这种趋势继续下去，PCI Express 7.0 将在 2025 年推出，但最终产品可能会在 2026 年底或 2027 年初出现。
PCI-SIG 的第七代 PCIe 旨在继续提供低延迟和高可靠性的目标，提高电源效率，并继续保持与所有前几代产品的向后兼容性。下一代规范将使用具有 4 级 (PAM4) 信号的脉冲幅度调制，并专注于通道参数和范围。
预计 PCIe 7.0 将用于 800 G 以太网、人工智能、机器学习以及云计算和量子计算等应用。它还将有助于数据密集型领域，包括超大规模数据中心、高性能计算 (HPC) 和军事/航空航天。
Yanes 表示，PCI-SIG 对其实现这些目标的能力充满信心，这是基于其在 PCIe 6.0 上取得的成功。它从 NRZ 转移到 PAM4 信令和基于流控制单元的编码，支持 PAM4 调制，并与新添加的前向纠错和循环冗余检查结合使用，以实现带宽加倍。
“对我们来说，从 NRZ 切换到 PAM4 是一次革命性的转变，”他说。这些功能是在不牺牲延迟或向后兼容性的情况下添加的。
PCIe 7.0的应用市场
PCIe 7.0 的目标反映了 PCI-SIG 所针对的新兴应用的要求，例如 800 G 以太网、人工智能和机器学习、云计算甚至量子计算，以及数据密集型用例，例如超大规模数据中心、高性能计算以及军事和航空航天应用。
“显然不是每个人都需要 PCIe 7.0 或 PCIe 6.0 带宽，”Yanes 说。“从事高性能计算、人工智能和机器学习的人将采用更高的速度来满足带宽目标。”
如果这还不够，PCI-SIG 将探索汽车领域的机遇，而这些机遇已经随着 PCIe 6.0 出现。但是，Yanes 指出，如何在车辆中实施 PCIe 7.0 的方式并不完全清楚。“我们正集中精力试图进入突破这个问题。”
SIG成立了一个工作组，专注于汽车方面，车内产生数据的传感器数量是主要考虑因素。随着大多数汽车达到 2.5 级自动驾驶，大约有 30 到 50 个传感器支持车辆功能和驾驶带宽要求。
目前，由于缺乏汽车制造商要求的可靠性认证，例如通过 ISO 26262 认证的汽车安全完整性等级 (ASIL) D，甚至 PCI 6.0 都没有被采用到汽车应用中。它是最严格的安全完整性等级之一为了汽车安全。Yanes解释说，大约需要一年的时间才能获得。
美光科技刚刚宣布其 LPDDR5 DRAM 内存现已通过 ASIL D 认证，预计将达到 5 级自治，这比最初预期的要走得更远。
PCIe 市场情况
PCIe 总线标准已成为促进数据移动的许多其他技术和规范的基础。相对成熟的Non-Volatile Memory Express协议以及刚刚起步但快速发展的Compute Express Link都在利用无处不在的 PCIe。
目前，PCIe市场尚未普及PCIe 6.0，英特尔、AMD都刚刚开始发布5.0的面世计划，英伟达也只是表态推出BlueField-3 DPU支持PCIe 5.0。
最快推出PCIe 6.0产品的公司是Rambus，它今年在全球首个发布了完全符合PCIe 6.0的控制器，但是没有展示实物。
Rambus的PCIe 6.0接口控制器支持64GT/s传输数据率，x1通道满足8GB/s的单向物理带宽(相当于PCIe 4.0 x4)，x16达256GB/s，双向512GB/s。新一代PAM4脉冲调制同样在线，编码状态翻到4个，最高可承载30GHz频率，而且加入FEC(前向纠错)用来纠正信号错误。
但最新推出的Rambus产品并不是民用，它主要针对数据中心、人工智能、机器学习、HPC、汽车、物联网、和航空航天等领域。除了Rambus，群联也表示已经开始为PCIe 6.0 SSD开发低级组件，并预计将在2025年至2026年推出。
IP和设计在PCIe 6.0上的动作更早，PCI SIG发布PCIe 6.0规范最终草案几周后，Cadence推出首批经过硅验证的IP封装之一，使芯片开发人员能够在他们的设计中实施PCIe 6.0支持并对其进行测试，将使早期采用者能够在2022年至2023年为芯片添加对PCIe6.0的支持。
Cadence的PCIe 6.0 IP包括一个控制器和一个基于DSP的 PHY（物理接口）。该控制器采用多数据包处理架构，在x16配置中支持高达1024位宽的数据路径，并支持PCIe 6.0的所有关键特性，例如高达64 GT/s的数据传输速率（双向)、具有四级 (PAM4)信令的脉冲幅度调制、低延迟前向纠错 (FEC)、FLIT 模式和 L0p电源状态。
比Cadence更早，新思去年3月就宣布了针对 PCI Express (PCIe) 6.0 技术的完整 IP 解决方案，其中包括控制器、PHY 和验证 IP，支持 PCIe 6.0 片上系统 (SoC) 设计的早期开发。
*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。
本文来源：半导体产业纵横