RISC-V试图颠覆EDA！

电子设计自动化（EDA）行业始于1980 年代，主要由测试和PCB行业推动。测试行业专注于仿真，以便可以开发和优化测试向量集。随着系统规模的增长，PCB行业需要帮助管理复杂性。

这种复杂性很快就被IC的复杂性所掩盖，并且与犯错相关的成本猛增。原理图捕获和仿真的融合标志着该行业的诞生，随之而来的是作为在工具之间移动信息的手段的抽象寄存器传输级（RTL）和电子设计交换格式（EDIF）的建立。

自动化的第一步是在门和晶体管级进行布局布线，几年后是逻辑综合，将RTL与物理层连接起来。从那时起，流程得到了系统的改进和改进，而技术扩展带来了许多新的挑战。

2000年左右，业界试图定义和构建一个新的、更高的抽象级别，称为电子系统级（ESL）。这确实是硬件/软件协同设计的第一次尝试，虽然它确实产生了一些新的成功工具，如高级综合，但ESL在大多数方面都是失败的。

但这种需求并没有消失，最近，在RISC-V的迅速接受和围绕开源处理器架构的不断发展的生态系统的推动下，它又出现了复苏。

ESL试图通过考虑什么应该在软件中执行，在哪个处理器上，或者需要在硬件中执行什么来满足性能目标，以及如何连接它们来定义最佳芯片设计。这在当时被证明是一项过于复杂的任务，并且提供的好处太少。

对于RISC-V，许多人都有更严格的目标。如何优化处理器核心以执行特定任务。通过正确的分析水平，与使用标准组件或IP并优化实施所达到的效果相比，他们可以将整体指标（无论是面积、速度、功率还是它们的组合）提高几个数量级。

他们不能做的是加速他们定义的处理器的实现和验证。令他们中的许多人感到沮丧的是，与他们已经完成的优化相比，他们可能从传统EDA流程中看到的优化种类微不足道。他们不关心设计最终是否在最佳值的5%以内。如果他们能更快、更可靠地做到这一点，他们可能愿意放弃更多。

这是EDA行业可能被颠覆的领域，这是Clayton Christensen在他的“创新者困境”一书中描述的经典颠覆。它是一种EDA流程，远不及现有流程那么复杂。它可能包括许多设计限制，通常隐藏在处理器架构中，这将使某人能够在传统EDA流程的时间和成本的一小部分内创建基于处理器的系统。

是的，它会为EDA工具的现有用户带来较差的结果，但它会让新一类设计师考虑定制解决方案，而他们过去依赖于现有的组件。这些可能是针对物联网类型设备的小型芯片，但它们可以通过为特定应用提供更小、更便宜、更高度调整的芯片来提供比现有选择更大的收益。

现有的EDA公司不太可能接受这些客户，他们不愿意在此类工具上花费大量资金。它同样不太可能来自开源运动，这需要相当多的公司聚集在一起，基本上预付这些工具的构建和维护费用。当今存在许多足够好的工具技术，它们不必应对最新制造节点的挑战。

它需要有人制定出一套很好的限制来简化流程。他们必须找到一种方法来简化流程，使其成为按钮，不仅在实施方面，而且在验证方面。也许那来自一种新的语言或抽象。也许用户甚至不必以他们今天能够识别的方式查看硬件。

这只是特定领域EDA流程的一个示例，它可以利用来自限制设计方面的固有简化。可能还有更多，即使进入该行业的投资增加，我怀疑任何资金都会进入这些类型的流动。他们背后的公司只是不够大，或者不够重要。

颠覆总是有可能的，而且一个行业越是说不太可能发生，他们就越有可能不寻求新的方向或新的客户。他们专注于提供现有客户的需求。