台积电分享2nm的更多信息

台积电在其2023年欧洲技术研讨会上透露了有关其即将推出的N2和N2P工艺技术的更多细节。这两个生产节点的开发都考虑到了高性能计算（HPC），因此，它们具有许多专门设计用于改进的增强功能表现。同时，鉴于大多数芯片旨在改进的性能效率重点，低功耗应用也将利用台积电的N2节点，因为与前代产品相比，它们自然会提高每瓦性能。

“N2非常适合我们今天所处的节能计算范式，”负责代工厂高性能计算业务部门的台积电业务发展总监YujunLi在公司2023年欧洲技术研讨会上说。在整个电压供应范围内，N2相对于N3的速度和功率优势非常一致，使其同时适用于低功率和高性能应用。

台积电的N2制造节点——该代工厂第一个使用纳米片环栅（GAAFET）晶体管的生产节点——承诺在相同的功率和复杂性下将晶体管性能提高10%-15%，或者在相同的时钟速度和晶体管数量。在提高晶体管性能方面，功率传输是基石之一，而台积电的N2和N2P制造工艺引入了多项与互连相关的创新，以挤压一些额外的性能。此外，N2P引入背面电源轨以优化功率传输和die面积。 

N2带来的创新之一是超高性能金属-绝缘体-金属（SHPMIM：super-high-performancemetal-insulator-metal）电容器，可增强电源稳定性并促进片上去耦。台积电表示，与几年前为HPC推出的超高密度金属-绝缘体-金属（SHDMIM）电容器相比，新型SHPMIM电容器的容量密度提高了2倍以上（与上一代HDMIM相比，其容量增加了4 倍）。与SHDMIM相比，新的SHPMIM还可以将Rs薄层电阻（欧姆/平方）降低50%，并将Rc通孔电阻与SHDMIM相比降低50%。

降低电力传输网络中电阻的另一种方法是重新设计再分配层（RDL）。从其N2工艺技术开始，台积电将使用铜RDL代替今天的铝RDL。铜RDL将提供类似的RDL间距，但会将薄层电阻降低30%，并将通孔电阻降低60%。

SHPMIM和CuRDL都是台积电N2技术的一部分，预计将在2025年下半年（大概是2025年很晚）用于大批量制造（HVM）。

使用背面供电网络（PDN）是N2P的另一项重大改进。背面电源轨的一般优点是众所周知的：通过将电源轨移到背面来分离I/O和电源线，可以使电源线更粗，从而降低线路后端（BEOL）中的通孔电阻），这有望提高性能并降低功耗。此外，去耦I/O和电源线可以缩小逻辑面积，这意味着成本更低。 

在其2023年技术研讨会上，该公司透露其N2P的背面PDN将通过减少IR压降和改善信号，将性能提高10%至12%，并将逻辑面积减少10%至15%。当然，现在这种优势在具有密集供电网络的高性能CPU和GPU中会更加明显，因此将其移到后面对它们来说意义重大。

BacksidePDN是台积电N2P制造技术的一部分，将于2026年底或2027年初进入HVM。