大数跨境
0
0

【WSCE 2024】晟联科展览与演讲,双重惊喜等你来揭晓!

【WSCE 2024】晟联科展览与演讲,双重惊喜等你来揭晓! 晟联科半导体
2024-05-30
3
导读:6月5至7日in 南京,不见不散

点击蓝字,关注我们

📣展览及演讲双重惊喜来袭!

晟联科在WSCE 2024

📅时间:6月5日-7日

📍地点:南京国际博览中心4号馆(江苏省南京市金沙江西街16号)

📣展位号:4号馆A10

🎤演讲预告

2024 EDA/IP核产业发展高峰论坛

· 演讲主题:突破IO Die互联瓶颈,跨越通信边界的 UCIe IP子系统

· 演讲时间:6月5日 @10:15~10:35

· 地点:南京国际博览中心4号馆会议区A

· 演讲人:陈继强(创始人,CEO)

· 内容简介:晟联科推出突破性UCIe IP子系统,旨在克服IO Die互联瓶颈,实现跨越通信边界的目标。作为芯片的接口IP,这些系统可优化数据传输路径,提升不同部件之间的通信效率,有效降低性能瓶颈,加速数据处理速度,为整体系统性能带来质的提升,为技术发展开辟新的可能性。


💡三大产品带你探索高速互联芯未来

更有112G SerDes现场演示

作为一家国产高速接口IP供应商,我们致力于为客户提供高性能、高可靠性的产品。本次展会,我们将展出以下核心产品:

1.  低功耗低延迟32G/16G UCIe PHY IP

符合UCIe协议标准的PHY IP,具有高带宽密度、低延时、远距离传输的特性,其支持标准及先进封装,协议层支持CXS/AXI(便于集成NoC)。内置三维度的抗偏斜补偿单元,能够提供2UI的失调补偿范围。集成可选的CRC/Retry机制,能够实现传输的低延迟与高可靠性(1e-27 BER)。灵活支持两种IP朝向(NS/EW),可集成1/2/4个PHY,对应x16,x32和x64的通道配置。

2. 超长传输距离112G SerDes PHY IP(现场演示)

支持超远距离传输(42dB),采用可灵活配置的ADC与DSP技术在1.25至112G不同数据率下保持SerDes低延迟。集成的片上实时监控功能能够精确评估信道质量和接收端眼图指标。支持 IEEE802.3bj/cd/ck, InfiniBand EDR, OIF CEI-112G-LR/MR/XSR 电气接口, SFF-TA-1028及INF-8628。

3. 56G SerDes PHY IP

支持超远距离传输(40dB),同时保持低功耗与可扩展性。此外,通过可灵活配置的ADC与DSP能够在所有支持的数据速率下保持低延迟,同时支持SyncE,能够实现网络设备间的高精度频率同步。

🎁惊喜福利🎁

我们在展位等你来撩

为感谢大家对我们的支持,展会现场我们准备了丰厚的礼品和惊喜福利,先到先得哦!


🔔预约参会

扫描下方二维码,提前预约参会



关于晟联科

上海晟联科半导体有限公司,作为一家国产高速接口IP供应商,从2014年起,公司自主研发基于ADC+DSP构架的高速 SerDes IP,公司的 PAM4 SerDes IP已经量产。目前,公司的高速SerDes IP已在全球范围内交付超过2 亿个通道,服务于众多世界500强企业的核心芯片与设备,并且率先在2021年发布全球首个商用的Die to Die IP。

晟联科提供的解决方案涵盖了远距离、低功耗、低延时的高速SerDes及D2D IP互联产品,包括高速以太网1.25~112Gbps SerDes IP、PCIe Gen6/5、D2D UCIe IP,及应用于AEC铜线及光传输的4*100G DSP PHY IP。这些产品可被广泛集成于数据中心和通信设备的核心部件中,涵盖计算处理(如CPU、GPU、FPGA)、通信处理(如网卡、交换机、路由器、光模块),以及存储处理(如SSD、HBM、DDR内存),为客户提供高效、稳定的数据处理和通信解决方案。

晟联科致力于通过持续的技术创新和卓越的客户服务,为客户带来可靠的性能优势和竞争力,推动信息技术向前发展。


【声明】内容源于网络
0
0
晟联科半导体
晟联科:加速算力的高速接口 IP 供应商。市场覆盖数据中心、5G和车载,IP 赋能交换机、光模块、GPU、DPU、CPU、AI。2014年起自主研发,拥有单通道100G DSP核心技术,超1亿条通道已在世界500强客户芯片和系统设备中出货。
内容 39
粉丝 0
晟联科半导体 晟联科:加速算力的高速接口 IP 供应商。市场覆盖数据中心、5G和车载,IP 赋能交换机、光模块、GPU、DPU、CPU、AI。2014年起自主研发,拥有单通道100G DSP核心技术,超1亿条通道已在世界500强客户芯片和系统设备中出货。
总阅读15
粉丝0
内容39