在PCB设计中，信号线上常串联一个电阻，这一元件虽小却至关重要。以CPU与DDR颗粒之间的数据线为例，每根信号线均串接电阻，其核心作用在于实现阻抗匹配，抑制信号反射，从而提升信号完整性。
为直观展示其效果，可通过仿真软件进行对比分析。
搭建仿真模型
首先构建链路模型，设定传输线阻抗为常见的50欧姆，并将发送端（tx）和接收端（rx）替换为1.8V高速信号模型，以模拟真实高速信号传输环境。
不同电阻值对信号的影响
选取0Ω、10Ω、20Ω、30Ω、40Ω、50Ω六种阻值进行测试，观察其对信号反射的抑制效果：
- 0Ω（无电阻）时，信号过冲严重，波形失真明显；
- 10Ω与20Ω下，过冲逐步减弱，波形趋于稳定；
- 30Ω时波形最优，无过冲亦无延迟，信号质量最佳；
- 40Ω及以上时，信号上升沿变缓，出现欠冲，性能下降。
串联电阻的选型原则
电阻值并非越大或越小越好，关键在于实现阻抗匹配。理想状态是“发送端内阻 + 串联电阻”等于传输线阻抗（如50Ω），从而最大限度抑制反射。
实际设计中，建议初始选用22–30Ω电阻，最终值应通过仿真验证或实测调试确定，确保信号质量达标。
小知识：现代DDR为何不见串联电阻？
当前DDR设计普遍采用ODT（On-Die Termination）技术，将终端电阻集成于芯片内部并支持动态调节。但需注意，ODT仅适用于数据线，地址线、控制线及时钟线仍需外部处理，否则仍可能产生信号反射。
此外，串联电阻应尽可能靠近发送端布局，远离则会削弱其改善信号的作用。
