一、“超越摩尔定律”，先进封装崛起
1.1 Chiplet：“后摩尔时代”半导体技术发展重要方向
随着半导体制程逼近物理极限，短沟道效应与量子隧穿问题日益突出，摩尔定律的经济效能提升遭遇瓶颈。在此背景下，Chiplet（芯粒）技术应运而生，成为“后摩尔时代”的关键路径。该技术由Marvell创始人周秀文博士于ISSCC 2015提出Mochi架构雏形，并由AMD率先应用于Epyc处理器，实现模块化芯片异构集成。
2022年3月，UCIe（通用芯粒互联技术）标准发布，标志着Chiplet在封装层面迈入标准化互联新阶段。其核心优势在于通过先进封装将不同工艺节点的功能模块组合，实现性能提升、成本降低和良率优化。
主要优势包括：
- 提升良率：小面积Die减少晶圆缺陷影响，显著提高整体良率；
- 降低功耗、提升性能：3D封装缩短互连距离，降低寄生电容与延迟，提升响应速度与功率密度；
- IP复用加速迭代：功能模块化设计可跨产品复用，如AMD复用IO Chiplet，大幅节省设计验证周期与成本；
- 灵活选择制程：各芯粒按需采用最优工艺制造，例如I/O模块使用成熟节点，逻辑单元采用先进节点，综合降低成本最高达50%。
先进制程与超大芯片是Chiplet技术的主要受益者。据The Linley Group分析，Chiplet能有效应对大芯片缺陷率高、成本陡增等问题。Omdia数据显示，2018年全球Chiplet市场规模约8亿美元，未来有望加速增长。
作为Chiplet的核心支撑，先进封装市场前景广阔。Yole预测，2021年全球先进封装市场规模为374亿美元，2027年将达650亿美元，CAGR达10%，占比超过传统封装。嵌埋式、2.5D/3D及倒装技术将成为增长主力。
1.2 海外龙头先进封装布局加速
AMD：长期引领封装创新。2015年推出HBM+2.5D硅中介层技术，2017年应用MCM封装，2019年首创小芯片架构。2021年联合台积电开发3D V-Cache技术，基于TSV与混合键合（Hybrid Bonding），实现CPU缓存堆叠，首款产品为Ryzen 7 5800X3D。混合键合连接密度达微凸块的15倍，显著提升集成度。
台积电：构建3DFabric技术平台，涵盖前端SoIC与后端CoWoS、InFO技术。
- SoIC：芯片级堆叠技术，支持chip-on-wafer与wafer-on-wafer，无需凸块，实现高密度垂直互联，是异构集成的关键；
- CoWoS：包含CoWoS-S（硅中介层）、CoWoS-R（RDL中介层）、CoWoS-L（混合结构），广泛应用于高性能计算，客户包括英伟达、博通、AMD、谷歌等；
- InFO：以聚酰亚胺薄膜替代硅中介层，降低成本与厚度，适用于移动设备与5G芯片，分为InFO_PoP（用于AP+DRAM）与InFO_oS（多逻辑芯片集成）。
英特尔：EMIB技术提供低成本2.5D异构封装方案，Foveros则实现3D堆叠。Lakefield芯片为首款Foveros产品，采用1+4混合核心设计，Foveros Omni预计2023年量产。
三星：主推四大封装方案：
- I-Cube：2.5D硅中介层，支持HBM连接；
- R-Cube：低成本RDL中介层，信号完整性好；
- H-Cube：结合ABF与HDI基板，面向大型低成本封装；
- X-Cube：3D封装方案，集成TSV与CoW/WoW技术。
先进封装四大核心要素为RDL（重布线层）、TSV（硅通孔）、Bump（凸点）和Wafer（晶圆）。RDL实现XY平面延伸，TSV完成Z轴互联，Bump用于界面连接与应力缓冲，Wafer作为载体与介质基础。
二、RDL 重布线——晶圆级封装关键工艺
RDL（Re-distributed Layer）是晶圆级封装的核心技术，用于重新布局芯片I/O焊盘，扩大间距、增强互联兼容性与可靠性。多数芯片原始I/O为周边排列，需通过RDL扇入（Fan-in）或扇出（Fan-out）实现面阵列分布，适配先进封装需求。
在2.5D封装中，RDL与TSV协同工作，如台积电CoWoS-S在中介层上下设置宽间距RDL层，配合TIV实现高频低损传输。在3D封装中，若堆叠芯片类型不同，RDL用于对准IO并完成电气互联。随着工艺进步，RDL线宽/间距持续缩小，推动互联密度提升。
RDL主流工艺包括电镀、大马士革法及金属蒸镀+剥离。其中大马士革工艺源自前道制造，可满足高精度、细线路要求，适用于先进节点。
三、TSV 硅通孔——2.5D/3D 封装关键工艺
2.5D封装通过中介层（Interposer）实现多芯片高速互连，突破载板走线限制，典型技术包括硅中介层、硅桥与高密度RDL。中介层多为硅基，集成TSV结构，芯片通过MicroBump连接中介层，再经RDL与基板互联，适用于高引脚密度场景。
TSV（Through Silicon Via）是2.5D/3D封装的核心工艺，通过在芯片或晶圆间制作垂直导通孔，实现三维电气互联。采用铜、钨或多晶硅填充，具备互连短、延迟低、带宽高、功耗低等优势。
根据工艺顺序，TSV分为三种类型：
- Via-First：在FEOL前制造，可高温成膜，但填充材料受限；
- Via-Middle：在FEOL后、BEOL前完成，晶圆厂主导，结构紧凑、电阻低；
- Via-Last：在全部工艺完成后加工，正面刻蚀复杂，背面Via-Last广泛用于图像传感器与MEMS。
TSV核心工艺流程包括：
- 深硅刻蚀：采用Bosch工艺的DRIE（深反应离子刻蚀）为主流，保证高深宽比与垂直度。设备由应用材料、泛林集团主导，中微公司、北方华创进展迅速。气体以氟基为主，供应商为法液空、默克等。
- 绝缘层沉积：防止漏电与串扰，材料为SiO₂、Si₃N₄或复合层。PECVD低温但覆盖不足，SACVD覆盖优但温度高，ALD覆盖率高但速度慢，热氧化致密但需千度以上。KLA、应用材料领先，拓荆科技国产突破。
- 阻挡层/种子层沉积：采用Ti、Ta、TiN等材料，确保铜电镀连续性。PVD为主要方法，KLA（SPTS）、北方华创为主要供应商。
- 电镀填充：电镀铜为主流，分大马士革电镀与掩模电镀。设备由德国安美特（现属MKS）、东京电子、Ebara、应用材料等垄断。电镀液由陶氏、乐思化学、上村、安集科技等供应。
- CMP与背面露头：CMP去除表面多余金属与介质层；减薄后通过干/湿法刻蚀露出TSV铜柱。一体机方案可减少翘曲。设备由应用材料、Ebara主导，CMP材料由陶氏、FujiFilm、卡博特供应，鼎龙股份、安集科技已实现国产替代。
- 晶圆减薄：目标为暴露TSV或满足堆叠需求，厚度可低于100μm，未来向25μm以下发展。主流采用机械磨削+CMP一体化设备，避免变形。
先进封装推动CVD、电镀及溅射靶材需求增长。TECHCET数据显示，2022年沉积材料市场规模近39亿美元，预计2026年达47亿美元；金属电镀市场从11亿美元增至13亿美元以上。
四、临时键合——超薄晶圆支撑系统
超薄晶圆在先进封装中广泛应用，有助于减薄封装厚度、提升散热与电学性能。Yole预计2025年全球超薄晶圆出货量超1.35亿片（等效8英寸）。但其易碎、易翘曲，需通过临时键合技术固定于载板以支撑后续工艺。
主流工艺包括热/机械滑移式与激光式临时键合/解键合，其中激光方案耐温高、抗化学性强，代表最新发展方向。
典型流程：涂覆键合胶→晶圆与载板对准键合→减薄→背面加工（刻蚀、沉积、光刻等）→解键合→清洗分离。仅新增键合与解键合设备，其余沿用标准产线。EV Group、SUSS MicroTec为主要设备供应商。
Yole数据显示，2020年“超越摩尔”相关键合设备市场规模17亿美元，预计2027年达28亿美元；临时键合设备从1.13亿增至1.76亿美元，SUSS占据主导。
临时键合胶需具备热稳定、化学稳定、粘接强度高等特性，基础材料包括热塑性树脂、热固性树脂与光刻胶。主要供应商为Brewer Sciences、3M、杜邦、Thin Materials、信越化学、东京应化、Dow Chemical等。
五、微凸点、底部填充与混合键合技术
5.1 凸点技术——间距缩小、密度提升
凸点实现芯片与中介层或芯片间的电气互联与机械支撑，发展趋势为尺寸缩小、密度提升。从BGA焊球（0.25–0.76mm）到FC凸点（100–150μm），再到微凸点（可小至2μm）。微凸点可通过光刻电镀批量制备，效率高、成本低。
类型包括：
- 焊料凸点（SBB）：主流为锡基合金，无铅化趋势推动助焊剂需求增长；
- 铜柱凸点：防桥接、支撑高度可控、改善底部填充流动性，适合高密度窄节距封装，IBM最早提出；
电镀法为最主流制备方式，结合光刻技术可实现高精度铜柱凸点制造。
键合方式：
- 回流焊：成本低、效率高，但受CTE差异影响易产生翘曲；
- 热压键合（TCB）：控制温度与压力，减少应力，适用于小节距凸点，潜力大。
5.2 底部填充工艺——分散应力提升可靠性
底部填充用于倒装芯片结构，作用包括：
- 分散凸点集中应力；
- 抑制焊料蠕变，增强连接强度；
- 防潮、防污染；
- 提升抗振动与冲击能力；
- 改善热疲劳可靠性。
全球NCP（非导电胶）主要供应商：汉高、纳美仕、长濑、日立化成、松下；NCF（非导电膜）供应商：汉高、日立化成、日东电工、纳美仕、住友。
5.3 混合键合技术——赋能3D堆叠
当凸点间距小于10–20μm时，传统焊球难以适用。混合键合（Hybrid Bonding，又称DBI）实现铜-铜直接键合与介质层融合，互连密度更高、信号损耗极低，适用于高性能计算。
Sony最早在CIS中应用该技术，2016年用于三星Galaxy S7，显著提升成像分辨率。
工艺流程：介质沉积→光刻开孔→沉积阻挡/种子层→电镀铜→CMP→清洗活化→对准键合→退火→减薄→SAM检测空隙。
挑战在于Cu熔点高（1083℃），直接键合需400℃以上高温，易损伤器件。当前通过TCB、纳米烧结等实现低温键合，仍处于技术演进阶段。
六、IC 载板——集成电路核心封装材料
IC载板是芯片与PCB之间的桥梁，承担信号连接、保护电路、散热等功能。按材料可分为陶瓷、金属、有机与硅/玻璃基板。有机基板因薄型化、高密度、高精度特点，广泛应用于计算机、通信、消费电子与汽车电子。
刚性有机基板分为层压（Lamination）与积层（Build-up）两类。高I/O密度封装多采用积层基板，依赖微孔技术与多层RDL。关键绝缘材料为日本味之素的ABF（Ajinomoto Build-up Film）。
全球封装基板市场由日本、韩国与中国台湾主导，代表企业包括揖斐电、新光电气、京瓷、三星电机、欣兴电子、南亚科技等。中国大陆起步较晚，但在兴森科技、深南电路、珠海越亚、安捷利等企业推动下快速追赶。
Yole数据显示，2021年全球先进封装基板市场规模157亿美元，预计2027年达296亿美元；ABF载板市场规模48亿美元，前五大厂商市占率近75%。
七、核心公司
7.1 华峰测控：国内测试设备龙头，新品发力进行时
专注模拟与混合信号测试设备，主要产品为STS系列自动化测试系统。2022年营收10.71亿元（+21.89%），归母净利润5.25亿元（+19.67%）。公司在传统领域领先，同时切入GaN、PIM等新兴应用，并在SoC测试市场持续拓展。STS8300装机量稳步提升，下一代SoC测试设备系统已完成，资源板卡研发中。
7.2 长川科技：测试新品厚积薄发，内生外延铸平台龙头
主营测试机、分选机、探针台等封测设备。2022年前三季度营收17.54亿元（+64.09%），归母净利润3.25亿元（+151.33%），毛利率54.06%。测试机收入快速增长，分选机产品线完善。研发投入占比达25.7%，研发人员占比54.9%。通过收购STI、EXIS，完善产品布局，强化海外市场协同。国产替代空间广阔，全球测试设备市场由泰瑞达、爱德万主导，长川科技正加速追赶。
7.3 新益昌：国产固晶设备龙头，Mini LED、半导体双轮驱动成长
深耕LED固晶机领域，2022年前三季度营收10.1亿元（+26.4%），归母净利润2.1亿元（+32.8%）。Mini LED推动产线升级，公司GS300、HAD8606系列产品成为主流方案。半导体固晶机成功导入晶导微、扬杰科技、通富微电等客户，2021年半导体业务收入2.15亿元（+877%）。封测设备国产化率低，焊线机CR3超95%，固晶机国产化率仅3%，替代空间巨大。
7.4 长电科技：国产封测龙头，先进封装注入成长新动力
国内封测领军企业，提供全链条封装测试解决方案。2022年营收337.62亿元（+10.69%），归母净利润32.31亿元（+9.20%）。积极调整结构，汽车电子、高性能计算、存储等高附加值领域占比提升。通讯电子占39.3%，运算电子占17.4%（+4.2pct），汽车电子占4.4%（+1.8pct）。测试业务引入5G射频、车载与高性能计算芯片，收入同比增长25%。
7.5 通富微电：AMD加持，产品结构持续优化
2022年营收214.29亿元（+35.52%），归母净利润5.02亿元（-47.53%），毛利率13.90%。利润下滑主因汇率波动与研发投入增加。深度绑定AMD，大规模量产Chiplet产品。掌握7nm/5nm、FCBGA、2.5D/3D等先进工艺。定增26.9亿元用于存储器、高性能计算、5G通信等项目扩产，强化高端产能布局。
7.6 伟测科技：内资第三方集成电路测试领先厂商
专注于晶圆与成品芯片测试，覆盖6nm、7nm等先进制程。客户包括紫光展锐、中芯国际、兆易创新、卓胜微、长电科技等超200家。测试种类涵盖CPU、MCU、SoC、射频、存储、功率等。IPO募资6.1亿元用于无锡扩产与研发中心建设，持续提升产能与技术壁垒。
7.7 甬矽电子：封测界后起之秀，聚焦中高端业务
成立于2017年，专注先进封装，产品应用于消费电子、汽车电子、工规产品。2022年6月拥有专利186项，研发投入持续增长。在FC、SiP、射频、WiFi、蓝牙、MCU等领域具备竞争力。IPO募资15亿元用于SiP射频模块与晶圆凸点产业化项目，补全工艺短板，支撑Fan-Out、WLCSP等新产品开发。
7.8 兴森科技：IC载板国产替代拓荒者
主营业务涵盖PCB与半导体，深入IC载板与测试板领域。2022年营收53.54亿元（+6.23%），归母净利润5.26亿元（-15.42%），利润下降主因PCB需求疲软及FCBGA项目投入加大。珠海、广州FCBGA项目投资总额达102亿元，广州项目预计2023年底建成。收购北京揖斐电100%股权，获得SLP与类载板技术，进一步拓展高阶HDI与封装基板能力。